VHDL语言与EDA技术复习提纲1

复习提要主要内容第一章 概述（1）了解传统的系统硬件设计方法；（2）了解利用硬件描述语言的硬件电路设计方法、特点，了解自上而下的设计方法及基本步骤、优势；（3）了解硬件描述语言的种类、VHDL发展历史第三章VHDL语言程序的基本结构（1） 了解VHDL语言程序的组成部分（2） 掌握各个组成部分的语法结构实体端口的说明，方向，数据类型构造体定义语句构造体的子结构：BLOCK、PROCESS、PROCEDURE、FUNCTION第四章 VHDL语言的数据类型与运算操作符（1） 了解VHDL语言的客体：信号、变量、常数的物理意义及说明场合理解信号与变量的区别（2） VHDL语言的数据类型标准数据类型，用户自定义数据类型（3） 数据类型的转换不同的数据类型不能进行运算和直接代入。掌握常用的转换函数，如由integer转为std_logic_vector，或由std_logic_vector转为integer。（4） VHDL语言的运算操作符逻辑运算符、关系运算符、算术运算符、并置运算符必须注意，运算符的左边和右边，以及代入信号的数据类型必须是相同的。在VHDL语言中，逻辑表达式的左右没有优先级差别，应加上括号确定运算顺序，当然也有例外。算术运算符并置运算符的应用第五章 VHDL语言构造体的描述方式（1） 了解构造体的三种描述方式：行为描述方式，寄存器传输（RTL）描述方式，结构描述方式。（2） 了解VHDL语言的两种延时类型：惯性延时和传输延时（3） 了解和掌握结构化描述语句：COMPONENT声明语句+元件例化语句元件例化语句：标号名：元件名 PORT MAP(.)了解两种元件的端口信号映射方法：位置映射方法、名称映射方法Generic语句第六章 VHDL语言的主要描述语句 （1）顺序描述语句了解顺序描述语句的应用场合。了解VHDL中的主要顺序描述语句有哪些。掌握常用顺序语句的语法格式和应用等理解和掌握信号和变量的区别WAIT语句断言语句信号代入语句变量赋值语句IF语句IF语句的3种书写格式理解和掌握应用IF语句的多选择控制语句隐含的优先级关系。CASE语句CASE语句使用的注意事项LOOP语句（2）并发语句了解VHDL中的主要并发语句易混淆：进程语句之间的并发性，进程内的语句的顺序性了解进程之间的通信是通过信号量而不是变量来实现的并发信号代入语句条件信号代入语句选择信号代入语句（3） 其它语句和有关规定的说明了解VHDL中所使用的名字的命名规则和注释标记（5）属性描述与定义语句了解VHDL中各种预定义的属性类型。（6）会利用主要描述语句编写典型的译码、编码、优先级编码等电路第八章 基本逻辑电路设计（1）掌握各种基本组合电路设计重点掌握编、译码器和选择器的设计（2）掌握基本时序电路的设计掌握各种时钟边沿信号的描述掌握同步、异步复位、置位描述掌握各种D触发器的描述掌握计数器等基本时序电路的设计（3）有限状态机的两种类型，掌握有限状态机的设计主要题型：名词解释填空题选择题判断题读程序：读程序，说明程序实现的功能；程序填空：要求读懂程序并在留空的位置填写适当的语句或注释。编写程序：根据要求编写实现某功能的VHDL程序。