数字电子技术第二章门电路.ppt

第二章门电路 一 门电路的概念 实现基本逻辑运算和常用复合逻辑运算的电子电路 与 或 非 与非 或非 异或 与或非 概述 二 逻辑变量与两状态开关 低电平 高电平 断开 闭合 高电平3V 低电平0V 二值逻辑 所有逻辑变量只有两种取值 1或0 数字电路 通过电子开关S的两种状态 开或关 获得高 低电平 用来表示1或0 逻辑状态 1 0 0 1 S可由二极管 三极管或MOS管实现 三 高 低电平与正 负逻辑 负逻辑 正逻辑 高电平和低电平是两个不同的可以截然区别开来的电压范围 0 1 1 0 四 分立元件门电路和集成门电路 分立元件门电路 用分立的元器件和导线连接起来构成的门电路 集成门电路 把构成门电路的元器件和连线 都制作在一块半导体芯片上 再封装起来 常用 CMOS和TTL集成门电路 五 数字集成电路的集成度 一块芯片中含有等效逻辑门或元器件的个数 小规模集成电路SSI SmallScaleIntegration 10门 片 或 100元器件 片 中规模集成电路MSI MediumScaleIntegration 10 99门 片 或100 999元器件 片 大规模集成电路LSI LargeScaleIntegration 100 9999门 片 或1000 99999元器件 片 超大规模集成电路VLSI VeryLargeScaleIntegration 10000门 片 或 100000元器件 片 2 2分立元器件门电路 2 2 1二极管与门和或门 一 二极管与门 3V 0V 符号 与门 ANDgate UD 0 7V 真值表 AB Y 00011011 0001 Y AB 电压关系表 uA V uB V uY V D1D2 00 03 30 33 导通 导通 0 7 导通 截止 0 7 截止 导通 0 7 导通 导通 3 7 二 二极管或门 uY V 3V 0V 符号 或门 ORgate UD 0 7V 真值表 AB Y 00011011 0111 电压关系表 uA V uB V D1D2 00 03 30 33 导通 导通 0 7 截止 导通 2 3 导通 截止 2 3 导通 导通 2 3 Y A B 一 半导体三极管非门 T截止 T导通 2 2 2三极管非门 反相器 饱和导通条件 T饱和 因为 所以 电压关系表 uI V uO V 0 5 5 0 3 真值表 0 1 1 0 A Y 符号 函数式 三极管非门 A Y 2 4TTL集成门电路 Transistor TransistorLogic 2 4 1TTL反相器 一 电路组成及工作原理 输入级 中间级 输出级 D1 保护二极管防止输入电压过低 当uI 0 5 0 7V时 D1导通 uI被钳制在 0 5 0 7V 不可能继续下降 1 电路组成 因为D1只起保护作用 不参加逻辑判断 为了便于分析 今后在有些电路中将省去 2 工作原理 0V T1的基极电压无法使T2和T4的发射结导通 T1深度饱和 T2 T4截止 iC1 0 拉电流 T3 D导通 0V 3 6V 0V 0 7V 0V 负载的等效电阻 5V 因为 所以 则 2 工作原理 e b c 因为 uE uB uC 即发射结反偏集电结正偏 i i i iib 1 i ib 4 3V 3 6V 1 4V 0 7V 2 1V T1倒置放大状态 T2饱和 T3 D均截止 T4饱和导通 uO UCES4 0 3V 1V 0 3V 0 3 uI V uO V 0 3 6 3 6 0 3 则 所以 输入短路电流IIS 二 静态特性 1 输入特性 1 输入伏安特性 UIL UIH 低电平输入电流IIL 高电平输入电流或输入端漏电流IIH 即 当Ri为2 5k 以上电阻时 输入由低电平变为高电平 2 输入端负载特性 T2 T4饱和导通 Ri Ron 开门电阻 2 5k Ron T2 T4截止 Ri Roff 关门电阻 0 7k 即 当Ri为0 7k 以下电阻时 输入端相当于低电平 Roff 0 7V 1 4V 2 输出特性 iO 在输出为低电平条件下 带灌电流负载能力IOL可达16mA 0 3V 受功耗限制 带拉电流负载能力IOH可一般为 400 A 3 6V 注意 输出短路电流IOS可达 33mA 将造成器件过热烧毁 故门电路输出端不能接地 3 电压传输特性 A B AB段 uI 0 5V uB1 1 3V T2 T4截止 T3 D导通 截止区 3 6V BC段 T2开始导通 放大区 T4仍截止 C 线性区 D 转折区 E 饱和区 0 3V CD段 反相器的阈值电压 或门槛电压 DE段 uI 1 4V T2 T4饱和导通 T3 D截止 uO UOL 0 3V 阈值电压 1 特性曲线分析 2 输入端噪声容限 uI uO G1 G2 输出高电平 典型值 3 6V 输出低电平 典型值 0 3V 输入高电平 典型值 3 6V 输入低电平 典型值 0 3V UNH 允许叠加的负向噪声电压的最大值 G2输入高电平时的噪声容限 UNL 允许叠加的正向噪声电压的最大值 G2输入低电平时的噪声容限 三 动态特性 传输延迟时间 50 Uom 50 Uim Uim Uom tPHL 输出电压由高到低时的传输延迟时间 tpd 平均传输延迟时间 tPLH 输出电压由低到高时的传输延迟时间 tPHL tPLH 典型值 tPHL 8ns tPLH 12ns 最大值 tPHL 15ns tPLH 22ns T1 多发射极三极管 等效电路 1 A B只要有一个为0 0 3V 1V T2 T4截止 5V T3 D导通 3 6V 2 4 2TTL与非门和其它逻辑门电路 一 TTL与非门 2 A B均为1 理论 实际 T2 T4导通 T3 D截止 uO UCES4 0 3V 0 7V 1V 0 3V 4 3V 4 3V 2 1V 0 7V 1V 0 3V 整理结果 1 1 1 0 与非门 二 TTL或非门 输入级 中间级 输出级 1 A B只要有一个为1 T2 T4饱和 T3 D截止 uO 0 3V Y 0 5V 0 3V 3 6V 2 A B均为0 iB1 i B1分别流入T1 T 1的发射极 T2 T 2均截止 则T4截止 T3 D导通 整理结果 1 0 0 0 或非门 其它逻辑门原理相似 2 4 3TTL集电极开路门和三态门 一 集电极开路门 OC门 OpenCollectorGate 1 电路组成及符号 OC门必须外接负载电阻和电源才能正常工作 2 OC门的主要特点 可以线与连接V CC根据电路需要进行选择 线与连接举例 V CC RC 线与 Y Y 注意 只有OC门才能实现线与 普通TTL门输出端不能并联 否则可能损坏器件 二 输出三态门 TSL门 Three StateLogic 1 电路组成 1 电路组成及其工作原理 使能端 使能端高电平有效 EN 使能端低电平有效 以使能端低电平有效为例 2 工作原理 P Q P 1 高电平 电路处于正常工作状态 D3截止 Y 0或1 P 0 低电平 D3导通 T2 T4截止 uQ 1V T3 D截止 输出端与上 下均断开 高阻态 记做Y Z 使能端 可能输出状态 0 1或高阻态 2 应用举例 1 用做多路开关 2 用于信号双向传输 2 应用举例 2 应用举例 3 构成数据总线 数据总线 注意 任何时刻 只允许一个三态门使能 其余为高阻态 补充1 TTL集成逻辑门的使用要点 1 电源电压用 5V 74系列应满足5V 5 2 输出端的连接 普通TTL门输出端不允许直接并联使用 三态输出门的输出端可并联使用 但同一时刻只能有一个门工作 其他门输出处于高阻状态 集电极开路门输出端可并联使用 但公共输出端和电源VCC之间应接负载电阻RL 输出端不允许直接接电源VCC或直接接地 输出电流应小于产品手册上规定的最大值 补充2 多余输入端的处理 与门和与非门的多余输入端接逻辑1或者与有用输入端并接 接VCC 通过1 10k 电阻接VCC 与有用输入端并接 TTL电路输入端悬空时相当于输入高电平 做实验时与门和与非门等的多余输入端可悬空 但使用中多余输入端一般不悬空 以防止干扰 或门和或非门的多余输入端接逻辑0或者与有用输入端并接 解 OC门输出端需外接上拉电阻 RC 5 1k Y 1 Y 0 RI RON 相应输入端为高电平 510 RI ROFF 相应输入端为低电平 第二章小结 一 半导体二极管 三极管和MOS管 是数字电路中的基本开关元件 一般都工作在开关状态 1 半导体二极管 是不可控的 利用其开关特性可构成二极管与门和或门 2 半导体三极管 是一种用电流控制且具有放大特性的开关元件 利用三极管的饱和导通与截止特性可构成非门和其它TTL集成门电路 3 MOS管 是一种具有放大特性的由电压控制的开关元件 利用N沟道MOS管和P沟道MOS管可构成CMOS反相器和其它CMOS集成门电路 二 分立元件门电路 主要介绍了由半导体二极管 三极管和MOS管构成的与门 或门和非门 虽然 分立元件门电路不是本章的重点 但是通过对这些电路的分析 可以体会到与 或 非三种最基本的逻辑运算 是如何用半导体电子电路实现的 这将有助于后面集成门电路的学习 三 集成门电路 本章重点 主要介绍了CMOS和TTL集成门电路 重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上 1 逻辑特性 逻辑功能 普通功能 与门 或门 非门 与非门 或非门 与或非门和异或门 特殊功能 三态门 OC门 OD门和传输门 2 电气特性 静态特性 主要是输入特性 输出特性和传输特性 动态特性 主要是传输延迟时间的概念 四 集成门电路使用中应注意的几个问题 工作电源 VCC 5V VDD 3 18V 输出电平 UOL 0 3VUOH 3 6V UOL 0VUOH VDD UTH 0 5VDD UTH 1 4V 阈值电压 输入端串接电阻Ri 当Ri Ron 2 5k 输入由0 1 在一定范围内 Ri的改变不会影响输入电平 输入端悬空 即Ri 输入为 1 多余输入端的处理 1 与门 与非门接电源 或门 或非门接地 2 与其它输入端并联 练习 写出图中所示各个门电路输出端的逻辑表达式 TTL CMOS 100 100k 1 100 100k 1 1 100 100k 100 100k 0 练习 写出图中所示各个门电路输出端的逻辑表达式 TTL CMOS 100 100k 100 100k