机械专业外文文献翻译-外文翻译--逻辑门电路的高速特性

沈阳工程学院 毕 业 设 计 (论文 ) 材 料 （外文文献翻译部分） 系别名称： 信息工程系 专业班级： 通信工程通本 051 学生姓名： 指导教师： 一、目的： 1了解国外相关知识的发展； 2熟悉外文科技文献的写作格式及特点； 3熟悉和巩固所学专业外语的有关知识； 4 学会中英（外）文文献的检索方法。 二、选题要求： 1学生自主选题，经指导教师 审查合格。 2篇幅在 3000 汉字以上，较完整的一篇外文论文 3内容与所学专业相关，并注明来源。 三、 译文要求： 1译文正确，内容完整，图可以复印后贴于适当位置。 2译文打印在 稿复印后附在译文后。 四、时间安排： 在毕业设计开题一周内完成。 文献资料详细一览表 学生姓名 高树华 专业 通信工程 英语程度 其它外语 四级 指导 教师 党元一 无 毕业设计题目 家庭智能系统的软件设计 外文文献来源 出版社 电子工业出版社 作者 霍华德约 翰逊 书 名 高速 数字设计 期次 2003 年 8 月第 1 版 篇 名 页码 37 索 容 提 要 高速电子设计全书主要结合数字和模拟电路理论，对高速数字电路系统设计中的信号完整性进行了深入浅出的研究，高速数字设计研究无源件对信号传播的影响、信号间的相互作用以及和外界的相互作用。 指导教师评审意见 第 2 章 逻辑门电路的高速特性 功率、速度和封装是所有数字设备设计中最重要的考虑因素。每个设计者都希望功耗低、速度高并且封装便宜。遗憾的是，没有任何一种逻辑系列产品在所有这些方面让使用者完全满意。我们不得不在各种逻辑系列产品中挑选，其中每种产品各自在某些方面适合于某个特定的应用。难道对多样性的需求永远无法满足吗？究竟会不会有一种适合所有需要的理想逻辑系列产品呢？ 从历史上看，答案是否定的。即使在一种新的技术横扫这个领域、全面超 越其他竞争者的时候，用户在各自的设计中迫切需要的优点依然会是多种多样的。所有的逻辑产品系列都是在权衡了功耗、速度和封装之后的某种性能折衷，而且所有的逻辑电路制造商正尽力开发各式各样的折衷方案。 让我们来看一种年代久远的数字技术：线簧继电器（ 由此来了解这些基本的性能折衷是如何相互影响的。在被电子管取代之前，这种线簧继电器是最后（也是最好的）一代用于逻辑设备的继电器。 种年代久远的数字技术的发展历史 线簧继电器出现在 20 世纪 40 年代后期，用在 司的自动电话交换机上。相对于早期的继电器，它是一个很大的科技进步。线簧继电器的接触元件安装在一条细长金属丝的末端，从而构成了继电器的弹簧组件。线簧继电器尺寸小、质量轻，并且结构简单，所以迅速成为那些设计中将弹簧和触点分别组装的传统继电器的廉价替代品。线簧技术很快扫清了竞争对手，而且直到 1965 年司制造的纵横制电话交换机中仍然在使用线簧继电器。 线簧继电器技术不仅改变了继电器结构，同时还改变了系统的封装。多个新型继电器被封装到一个矩形模块中，所有的电气连接都在 模块的一端按标准排列。这些继电器插人标准继电器面板的插座阵列中，肩并肩地紧密排列以节省空间。继电器接线引脚从每个继电器面板的背面伸出以便相互连接。 采用标准封装的继电器，制造商就可以在多种不同的应用中使用统一的继电器安置面板，只需在面板背面按照引脚布线的排列将它们相互连接起来。这与早期为每个装置专门设计继电器安装位置的习惯形成鲜明对比，早期的设计通常由独特的弹簧门、激励结构或其他机械装置组成，使得继电器构造与一个数字设备的总体设计目标及功能紧密相关。线簧继电器设计将系统中的电气部分和机械部分分隔开来，这种封 装方式降低了整体设计与制造的成本。 标准封装便宜，但牺牲了许多灵活性。标准封装中只有一个 12 刀双掷（ 12继电器。当用户需要使用大量单个接续操作时，就不得不把它们分别安排到多个 封装中，从而在每个封装中的多余部分上消耗了更多的能量。分拆使用的效率是比较低的。 因为成本原因， 们在整个设备中使用简单的对流冷却来保证可靠性。这些因素限制了每个继电器封装内部所允许的总功耗。功率的限制以及标准封装内有限的空间，最终意味着以在每个封装内放置的驱动线圈不超过两个。最密集的线簧继电器结构是一个双 5继电器，有两个独立的继电器单元，每个单元为 5 刀双掷。 这个继电器由 48 V 标准电源供电，并且可以使用 750 2400 圈。为什么是两种线圈呢？ 750 圈消耗的驱动电流多，因此转换速度比 2400 圈更快。另一方面， 2400 Q 线圈消耗的能量少，因而产生的热量也少于 750 圈。由于散热方面的优势， 2400 圈可以比 750 圈更密集地封装到一起。功耗间接地决定了最大工 作速度和最大逻辑密度。 这些论点听起来是不是很熟悉？逻辑系统现在是否仍然受限于封装、功率和速度三者的折衷呢？ 的确如此，如今我们同样要面临许多前辈们曾经面对的问题。功率、速度和封装仍然是紧密相关的。新的关于高速电路设计的折衷方式似乎是这样的： 是减少了灵活性。采用新的封装类型所需的初期投资非常大，因此大多数系统设计人员坚持使用由器件制造商所提供的封装。 两个因素迫使设计者将大的系统分拆到多个 器件封装中。相对于封装内部的信号连接，封装器件间信号连接的响应较慢，而且需要更大的功率，因此分拆使得整个系统的性能降低，功耗增加。 装的冷却性能与放置在该封装内的半导体管芯（ 无关。冷却性能优良的封装总是需要花费额外的成本。 装内门电路的数目就可以增加。高密度的封装有助于显著地降低组装成本和产品尺寸，但是，这通常意味着每个封装内部要消耗更大的总功率。每个封装所允许的最大 功耗最终限定了每个封装内门电路的数目。 于高速器件通常消耗更大的功率，速度和功率在一定程度上可 以互相转换。在最高速度下，封装的最大功耗再一次成为一个限制因素。 率 一个逻辑器件的实际功耗与它的数据手册上提到的典型供电电流值 造商标定的典型功耗通常忽略了在高速条件下产生的额外功耗以及驱动大的输出负载而产生的功耗。这些影响常常会导致实际的供电电流远远超过典型电流值 据图 们来研究高速逻辑电路的 4 种类型的功耗。这些类型 是： 输人功率 内部功耗 驱动电路功耗 输出功率 4 种功率类型中的每一种都可以进一步分为动态和静态功耗。 图 辑器件内部及外围的功耗类型 态和动态功耗 静态功耗（ 指一个电路维持在一个或另一个逻辑状态时所需的功率。可以通过观察电路中每个电阻元件的电流 1 和压降 V 来计算每个元件的功率 求和得到总功率，这就是在没有负载的情况下的静态功耗，也就是我们通常在数据手册上看到的标称值。 在后 面的例子中，通过简单地对高速和低速状态时的功耗取平均值的方式来计算静态功耗。如果电路保持在某个状态的时间比另一个状态多，应考虑使用加权平均法，或按最坏情况计算。 动容性负载时的动态功耗 逻辑电路每一次跳变，都要消耗超过它正常静态功耗之外的额外功率。当以一个恒定速率循环时，动态功耗（ 于 功耗周期频率 x 每个周期额外的功率 （ 动态功耗最常见的两个起因是负载电容和叠加的偏置电流。 图 动容性负载时的动态功耗 图 1 说明了驱动一个电容负载时的情形。在 t,时刻电路开关 A 闭合，电容充电至 容充电时，电流急剧涌过驱动电路的限制充电电阻。这个电流浪涌消耗了能量。在屯时刻电路开关 B 闭合，电容通过驱动电路的限制放电电阻进行放电。这个电流浪涌同样消耗了能量。如果重复这个实验，可以发现电容充电消耗的能量正好等于电容放电消耗的能量，两个能量的和等于 每个周期消耗的能量 （ 其中， C 二电容， F 电电压， V 如果以 F 率循环运行，电容充电和放电时消耗在驱动电路中的功率等于： 功率 （ 电容器本身没有消耗任何功率，所有的能量都被消耗在加热驱动电路上了。无论是 路还是 路，驱动电路中的动态功耗都可以用式（ 简单模型来表述。 加偏置电流产生的动态功耗 在图 ， 相器的输出驱动电路在 间交替转换， 替处于导通状态，而不是两者同时导通。这种电路配置有两个激励电路，一个把输出电压上拉到 在一个时钟同步系统中，系统是在 I 和 0 之间交替跳变的，F 等于时钟频率的 1/2。在一个随机跳变的系统中， F 等于时钟频率的 I/4o 另外一个把输出电压下拉到 常称之为推拉输出电路（ 路通常都有推拉输出电路。 肖特基 辑电路出现之前，一个 路从 换到 态的过程中，在晶体管 始导通后的一段时间内，晶体管 往还维持在饱和状态，通过电阻 放其基极上存储的电荷。基极存储的这些电荷导致产生了一个固定时间的重叠。新的肖特基电路不再使晶体管 Q：饱和，因此产生的重叠电流比较少。 图 拉输出电路 图 2 中描述的 路，在场效应晶体管 间可能出现重叠导通，这取决于两个晶体管的临界栅一源极电压 数的准确值很大程度上取决于制造过程，因此从个别 件得到的值概 括出的经验是欠考虑的。图 3 标明了一个 74由于 缓输人的转换时间往往会延长重叠时间。随着内部电路的响应变慢，在 导通时的电压附近停留的时间会更长。 图 4电路的直流消耗与输入电压 对于一个快速的输人转换，重叠电流脉冲的大小和波形在每个周期都是一致的，并且每个周期消耗的能量也是相同的。因此由重叠偏置电流导致的额外功耗与转换速率成正比。与电容负载引起的功耗不同，由 重叠驱动电流产生的功耗并不随电源电压的平方而增大。 如图 3 所示， 74路的重叠电流（ 1 这个类型的门电路所能产生的最大驱动电流（ 1020 比并不是很大。 对于 路，叠加效应更显著。如果将一个 相器的输人端连接到它自己的输出端，它将会自我偏置，从而进人叠加范围内，消耗大量能量。你能感觉到电路在发热。因此 路不适合用做线性的小信号处理器件（如振荡器），因为它们在线性工作状态时要消耗额外的能量。相反，工作在重叠区域的射极祸合逻辑（ 路不会汲取额外的电流，可 以用做优良的线性处理器件。 入功率 芯片的输入功率来自于其他器件。对于输人电路的偏置和触发来说它是必需的。 表 较了 4 种不同逻辑系列的静态和动态输人特性， 4 种逻辑系列为：44 表 入特性 在每种情况下，静态输人功率由所需的输人电流与电源电压的乘积决定 。该功率包括了接收逻辑器件内部的实际功耗与驱动器件的功耗。 对于动态输人功率的计算，我们将输人电容、典型输人电压幅度和工作频率代人式（ 这样可以计算出任何电路驱动该输人时的总功耗。 这些输人功率的数值相对比较小。只有当网络有较大的扇出，或者系统必须在极低功率下工作的时候，它们的重要性才体现出来。 部功耗 内部电源用于逻辑器件内部节点的偏置和转换。内部功率包括静态功耗和动态功耗。 静态内部功耗的定义是在无负载连接、输人端处于随机状态的条件下的功 耗。求出所有可能的输人状 态的平均值可以得到静态功耗。 内部动态功耗常数 K 动态可以通过交替输人某个预定频率（ F）信号的方法来测量。断开输出引脚的连接，在周期频率为 F 条件下测量得到总功率尸总，而后计算动态功耗常数： 动态K 态总 （ 动态功耗常数表明了周期频率每增加 1 额外消耗的功率数。功耗常数 下的总功耗： 动态静态总 （ 式（ 计了逻辑设备内部每个周期的额外能量损耗，但不包括因负载连接所导致的电路驱动级的额外能量损耗。注意，我们是在无负载连接的情况下做这个实验的。 在非常宽的频率范围内， 件的内部功耗和周期频率呈明显的线性关系。这一关系很明显，是因为 路的内部静态功耗非常低。 件也有同样的现象，但其巨大的静态功耗掩盖了这一事实，直到周期频率接近器件的最大工作频率时 才显现出来。图 绘出几种不同类型的 辑系列中每个门电路的内部功耗与工作频率的关系曲线。在 10 上，动态功耗远远大于静态功耗，总功率曲线看起来与频率成正比。在 1 下，动态功耗小于静态功耗，总功耗曲线相对于频率看上去是平坦的。 图 个门电路的内部功耗与频率 与 列相比， 化稼）系列逻辑器件的开关电压范围更小。随着频率的上升，功率只有很小的增长。注意，在式（ 电压幅度 此一个电压幅度为 的 件 驱动容量为 C 的电容时消耗在驱动电路上的能量，远远少于同样负载情况下电压幅度为 的 件。式（ 式（ 好显示了这一差别。 22 ) L ）（动态（ 2) （动态 （ 其中， F周期， 二电容， F 关电压， V ,关 电压， V 驱动同样的负载电容时， 件的动态功耗与 动态功耗的比值为 )2222 动态动态 （ 件的动态功耗与其静态功耗的比值，远远小于 路的情况。某些 件的工作电压范围很宽。在这些 件的数据手册中用等效电容 G。这一术语来表示其内部功耗。按照这个模型，一个电源电压为 V，工作周期频率为 F 路，其内部功耗为： 部功耗 （ 其中， G。二等效功耗电容， F V开关电压， V F 二开关频率， 个模型将内部电容和叠加偏置电流的作用汇总到一起，虽然偏置电流的影响与电压的平方并不是严格地成正比。 动电路功耗 逻辑器件中的大部分能量都被消耗在了它的输出驱动电路上。输出驱动电路功耗的多少取决于输出电路的结构、逻辑电平、输出负载以及运行速度。这里我们讨论 4 种常用输出结构： 推拉电路输出 射极跟随器输出 集电极开路输出 电流源输出 由于各种输出结构的特性对于后续章节中传输线的理解非常重要，因此这里要探究更多的细节。