数字电路逻辑设计第8章ppt课件

上传人:钟*** 文档编号:1571554 上传时间:2019-10-28 格式:PPT 页数:30 大小:417KB
返回 下载 相关 举报
数字电路逻辑设计第8章ppt课件_第1页
第1页 / 共30页
数字电路逻辑设计第8章ppt课件_第2页
第2页 / 共30页
数字电路逻辑设计第8章ppt课件_第3页
第3页 / 共30页
点击查看更多>>
资源描述
第八章 数/模和模/数转换,8.1 数/模转换器(DAC) 8.2 模/数转换器(ADC),8.1 数/模转换器(DAC),8.1.1 DAC的基本概念 在第一章我们已经介绍过,一个n位二进制数Dn-1 Dn-2 D1 D0可以用其按权展开式表示为: (Dn-1 Dn-2 D1 D0)2 = Dn-1 2n-1+Dn-2 2n-2+D121+D020,从最高位Dn-1(Most Significant Bit,简写为MSB)到最低位D0(Least Significant Bit,简写为LSB)的权依次为2n-1、2n-2、21、20。 数模转换器(DAC)的输入是数字量,输出为模拟量,输出u0应与输入数字量的大小成正比。故有: u0=K(Dn-1 2n-1+Dn-2 2n-2+D121+D020),8.1.2 权电阻网络DAC 4位二进制权电阻网络DAC电路原理图如图8-1-2所示,由权电阻网络、4个电子开关、1个求和放大器和基准电压源提供的参考电压UREF组成。,图8-1-2 权电阻网络DAC电路原理图,8.1.3 T型电阻网络DAC 为了克服权电阻网络中电阻值相差过大的缺点,引入了T型电阻网络结构的DAC,其电路图如图8-1-3所示。电阻网络中只有R、2R两种阻值的电阻,给集成电路的设计和制作带来很大的方便。,图8-1-3 T型电阻网络DAC,8.1.4 倒T型电阻网络DAC 图8-1-5所示是4位倒T型电阻网络的数/模转换器,输入信号中为0的位,模拟开关被控制接通地,输入信号中为1的位,对应模拟开关被控制接通“虚地”点,即运算放大器的反相输入端。,图8-1-5 四位倒T形DAC,8.1.5 DAC的主要技术参数 1.DAC的转换精度 一般用分辨率和转换误差来描述DAC的转换精度。 (1) 分辨率 分辨率可以用DAC输入端二进制数码的位数给出。位数越多,输出电压uo的取值个数越多,越能反映出输出电压的细微变化,分辨能力越强。,分辨率还可以用DAC电路能分辨的最小输出电压与最大输出电压之比来表示。根据式(8-1-4)有 分辨率=1/2n1 (n为DAC输入端二进制数码的位数) 该值越小,分辨能力越高。 (2) 转换误差 转换误差常用输出满刻度(Full Scale Range,FSR)的百分数来表示,AD7520的非线性误差为0.05%FSR,转换误差等于满刻度的万分之五。,2.DAC的转换速度 (1) 建立时间ts 从输入由全0变成全1时开始,到输出电压稳定在FSR1/2LSB为止所需要的时间,称为建立时间。 (2) 转换速率SR 转换速率是指大信号工作状态模拟输出电压的最大变化率,通常以V/s为单位。反映了电压型输出的DAC中输出运算放大器的特性。,8.2 模/数转换器(ADC),8.2.1 模/数转换器的基本概念 1.采样、保持 采样保持原理电路如图8-2-1(a)所示,ui是输入的模拟信号,S(t)是采样脉冲,Ts是采样脉冲周期,tW是采样脉冲持续时间。图(a)的模拟开关S在tW时间,S(t)使开关接通,经开关采样后的输出uS=ui;在Ts- tW时间,S(t)使开关断开,uS=0。,图8-2-1 采样保持,采样就是对模拟信号周期性地抽取样值,使模拟信号变成时间上离散的脉冲串,但其幅值仍取决于采样时间内输入模拟信号的大小。 采样频率fS(1/Ts)越高,采样越密,采样值就越多,其采样信号uS的包络线就越接近于输入信号的波形。,2.量化、编码 采样保持得到的信号在时间上是离散的,幅值可以有无穷多个,仍属模拟量范畴。任何一个数字量的大小只能是某个最小数量单位的整数倍,因此是不连续的。 量化过程只是把模拟信号按量化单位作了取整处理,需要用代码表示量化值,如二进制码、二十进制码等,这样的过程称为编码。常用的编码是二进制编码。,8.2.2 并联比较型ADC 1.电路结构 图8-2-3所示是三位并联比较型ADC的电路图,它是由比较器、寄存器和优先编码器组成。输入为模拟电压,输出为三位二进制数码D2D1D0,假定输入的模拟电压Ui是取样保持电路的输出电压,则采用有舍有入的量化方法,即四舍五入法。,图8-2-3 并联比较型ADC,2.工作原理 当S(t)=0时,采样保持电路提供一个稳定的采样电压值,作为Ui送入比较器,使它在保持时间内进行量化。量化后的值,在S(t)上升沿来到时送入D触发器寄存,并由优先编码器产生相应的二进制数码输出。,8.2.3 逐次逼近型ADC 逐次逼近型ADC原理与天平称量重物类似。 逐次逼近型ADC由比较器、D/A转换器、寄存器、时钟脉冲源和控制逻辑五个部分组成。,图8-2-4 逐次逼近型ADC原理框图,逐次逼近型ADC,从MSB开始,顺序地对每一位将输入电压与内置DAC的输出进行比较,得到输出数字值,其转换速度比并联比较型的慢。但输出位数较多时,逐次逼近型ADC的电路规模要比并联比较型小得多。所以逐次逼近型ADC是目前集成A/D转换器产品中用得最多的一种电路。,8.2.4 双积分型ADC 1.电路结构 双积分型ADC的原理电路如图8-2-6所示。,图8-2-6 双积分型ADC的简化电路,2.工作原理 A/D转换的过程是:积分器先以固定时间T1对ui(正压)积分,在积分器的输出端获得一个与ui成正比的U01,如图8-2-7所示。,图8-2-7 双积分型ADC的工作波形,A/D转换分三阶段进行: (1)初始准备(休止阶段):转换控制信号uS=0,将计数器和FC清零。 (2)第一次积分(采样阶段):在t=0时,uS上升为高电平,断开S2,积分器开始对ui积分。 (3) 第二次积分(比较阶段):将Uo1转换成与之成正比的时间间隔T2。SA1指向UREF后,积分器又从T1时刻开始反向积分。,8.2.5 ADC的主要技术指标 1.ADC的转换精度 单片集成ADC的转换精度由分辨率和转换误差来描述。 (1) 分辨率 分辨率以输出二进制数或十进制数的位数表示,说明ADC对输入信号的分辨能力。,(2) 转换误差 转换误差常以输出误差最大值的形式给出,它表示ADC实际输出的数字量和理论上应有的输出数字量之间的差别,并以最低有效位的倍数表示。 2.ADC的转换速度 ADC的转换速度主要取决于转换电路的类型。,8.2.6 ADC的应用 A/D转换在数字式仪表、数字控制系统和计算机控制系统中是必不可少的一个部件。目前ADC电路都做成集成电路供使用者选择,种类十分繁杂,功能各异,现仅介绍ADC0801型ADC及其应用。,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 图纸专区 > 大学资料


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!