数字电路基础ppt课件

6.1 概述 6.2 逻辑门电路 6.3 逻辑代数的基本公式和规则 6.4 逻辑函数的化简,本章主要内容,1,数字电路的基本工作信号是以高低电平为特征的二进制信号，分析和 设计数字电路的主要工具是逻辑代数。,本章先介绍数字电路的基本概念、数制与码制、基本逻辑运算及门电 路，然后介绍逻辑代数的基本公式与定理、逻辑函数的表示方法以及逻辑 函数的化简。,6.1 概述,6.1.1 数字电路与脉冲信号,1数字电路,在时间上和数值上均是离散（或不连续）的信号称为数字信号,常用数字0和1来表示。,2,这里的0和1不是十进制数中的数字，而是逻辑0和逻辑1。,产生和处理这类数字信号的电路称为数字电路或逻辑电路。数字电 路的任务是对数字信号进行运算（算术运算和逻辑运算）、计数、存贮、 传递和控制。,2脉冲信号,所谓脉冲，是指脉动、短促和不连续的意思。,在数字电子技术中，把作用时间很短的、突变的电压或 电流称为脉冲。,数字信号实质上是一种脉冲信号。,常见的脉冲信号波形有矩形波、尖顶波等多种。,3,一个实际的脉冲波形如图6.1.1所示。,脉冲幅度 A,脉冲上升沿 tr,脉冲周期 T,脉冲下降沿 tf,脉冲宽度 tp,A,tp,tr,tf,T,实际的矩形波,4,脉冲前沿脉冲最先来到的一边，指脉冲的幅度由10%上升到90%所需的时间。,脉冲后沿脉冲结束时的一 边，指脉冲的幅度由90%下 降到10%所需要的时间。,脉冲宽度脉冲前沿幅度的50%到后沿幅度的50%所需要的时间，也称脉冲持续时间。,脉冲幅度A脉冲信号变化的最大值。,其波形的物理意义参数叙述如下,5,脉冲周期T周期性脉冲信号前后两次出现的时间间隔。,脉冲信号又分为正脉冲和 负脉冲，正脉冲的前沿是上 升边，后沿是下降边，负脉 冲正好相反。理想矩形脉冲 如图6.1.2所示。,脉冲频率单位时间内的脉冲数，与周期的关系为,6,6.1.2 逻辑状态的表示方法,现实生活当中有很多对立的状态，像开关的闭合和断开，灯泡的亮和 灭，事物的真和假，脉冲信号的有和无等。在数字电路当中通常用逻辑“1” 和“0”来表示这两种状态。例如，灯亮为“1”，灯灭为“0”；有脉冲为“1”， 无脉冲为“0”。,脉冲信号通常用它的电位高低来表示：有脉冲时电位较高，称它具有高 电平；无脉冲时电位较低，称它具有低电平。,注意,因受各种因素的影响，高、低电平并不是单一的数值，而是指的一个范围。,7,在数字系统中，脉冲信号的高、低电平都用“1”或“0”来表示，如果高电 平用“1”，低电平用“0”表示，称为正逻辑系统。如果高电平用“0”，低电平 用“1”表示，称为负逻辑系统。 本书中采用正逻辑系统。,6.1.3 数制与码制,1数制 数制是计数进位制的简称。人们在日常生活中，习惯于用十进制数，而在数字系统中，多采用二进制数，有时也采用八进制数或十六进制数。,（1）十进制：十进制数有0、1、2、9十个数码，计数的基数是10，进位规则是“逢十进一”。对于任意一个十进制数N可表示为,8,（6.1.1),注意：小数点的前一位为第0位，即 。,其中Ki是第i位的数码， 称为第i位的权。,例6.1.1 将十进制数129.5写成按权展开形式,解：,（2）二进制：二进制有0、1两个数码，基数为2，按“逢二进一”的规律计数。 对于任意一个二进制数N可表示为,(6.1.2),同理， Ki是第 位的数码， 称为第 位的权。,例6.1.2 将二进制数写成按权展开形式。,解：,（3）十六进制：十六进制有0、1、2、9、A（10）、B（11）、C12）、 D（13）、E（14）、F（15）十六个数码。基数为16，按“逢十六进一”的规律计数。仿效二进制和十进制，任意一个十六进制数N可表示为,（6.1.3),例6.1.3 将十六进制数 写成按权展开形式。,解：,2数制转换 （1）二进制、十六进制数转换成十进制数 先将二进制数或十六进制数 按权展开，然后把所有各项按十进制数相加即可。,例6.1.4 将二进制数 、十六进制数 转换成十进制数。,解：,（2）十进制数转换成二、十六进制数 十进制数转换成二进制数或十六进制数，要分整数和小数两部分分别进行转换，这里只介绍整数部分的转换。通常采取除2或除16取余法，直到商为0止。读数方向由下而上。,11,例6.1.5 将十进制数 分别 转换成二进制数和十六进制数。,先将 转换成二进制数， 采取“除2取余法”，过程如下,由此得,再采取“除16取余”的方法， 求对应的十六进制数，过程如下,由此得：,12,根据这个关系，将二进制数转换成十六进制数时，只要以小数 点为 界，分别向左、右两边按四位一组进行分开，不足四位补0，再将每一组二 进制数转换为相应的十六进制数，最后将结果按序排列即可。,例6.1.6 将二进制数 转换成十六进制数。,解：方法如下,由此得：,（3）二进制数与十六进制数之间的转换 由于两种数制的基数2与16之间的关系为，因此，四位二进制数恰好对应一位十六进制数。,13,十六进制数转换成二进制数，其过程恰好和上面相反，即只要把原来的十六进制数逐位用相应的四位二进制数代替即可。 例6.1.7 将十六进制数 转换成二进制数。,将首或尾的0去掉后得,解：方法如下,14,6.2 逻辑门电路,逻辑关系指事物的因果关系，即“条件”与“结果”的关系。在数字电路 中用输入信号反映“条件”，用输出信号表示“结果”，这种电路称逻辑电路。,逻辑电路中最基本的逻辑关系有三种，即：与逻辑、或逻辑、非逻辑。 相应的逻辑门电路也有三种，即：与门电路、或门电路、非门电路。 门电路可以用二极管、三极管、电阻等分立元件组成，也可以是集成电路。,6.2.1 基本逻辑运算及实现,1三种基本逻辑运算 逻辑代数的基本运算有与、或、非三种。,15,图6.2.1给出了三种指示灯控制电路，下面分别讨论其对应的逻辑运算 关系。,如果约定：将开关闭合作为条件，把指示灯亮作为结果，那么图6.2.1 所示控制电路就代表了三种不同的因果关系。,16,图（a）表明：只有所有条件同时满足时，结果才会发生。这种因 果关系叫做逻辑与关系。,0,1,0,B,Y,A,状态表,开关闭合：“1” 断开：“0” 灯亮：“1” 灯灭：“0”,逻辑表达式： Y = A B,17,真值表,1,1,1,0,开关闭合：“1” 断开：“0” 灯亮：“1” 灯灭：“0”,逻辑表达式： Y = A + B,图（b）表明：只要条件之一能够满足，结果就会发生。这种因果 关系叫做逻辑或关系。,18,“非”逻辑关系是否定或相反的意思。,Y,220V,A,+,-,R,开关闭合：“1” 断开：“0” 灯亮：“1” 灯灭：“0”,图（c）表明：条件满足时，结果不会发生；而条件不满足时，结果 一定发生。这种因果关系叫做逻辑非关系。,19,如果以A、B表示条件，并用1表示条件满足，0表示不满足；以Y 表示事件的结果，并用1表示事件发生，0表示不发生。则与、或、非的 逻辑关系可用表6.2.1、表6.2.2、表6.2.3来描述。这种描述逻辑关系的表 格称之为真值表。,20,以“”代表与运算（或称逻辑相乘），以“+”代表或运算（或称逻辑相 加），以变量上的“”代表非运算（或称逻辑求反），则表6.2.4表示三种 基本逻辑运算表达式及其运算规律。,21,能实现与、或、非三种基本逻辑运算关系的单元电路分别叫做与门、 或门、非门（也称反相器），其对应的逻辑符号如图6.2.2所示。,22,2复合逻辑运算,与、或、非是三种最基本的逻辑关系，任何其他的复杂逻辑关系都可 由这三种基本逻辑关系组合而成。,例如将与门和非门按图6.2.3(a)连接，可得到图6.2.3(b)的与非门（先与 后非运算的电路）。,23,（3） 真值表,（2） 逻辑符号,（1） 逻辑表达式,与,非,与非,24,表6.2.5 几种常见复合逻辑关系,25,6.2.2 TTL集成逻辑门,TTL电路是输入端和输出端都采用晶体管的逻辑电路，TTL是一个 电路系列，这里只介绍典型的TTL非门电路。,1电路组成与逻辑功能分析,图6.2.4所示是典型的TTL与非门原理电路图。电路由三部分构成： 多发射三极管VT1和电阻R1组成输入级；VT2和R2、R3组成中间放大 级；VT3、VT4、VT5和R4、R5组成输出级，其中VT3与VT4组成的复合 管作为VT5的有源负载，以提高电路的带负载能力。,26,输出、输入逻辑关系为与非关系，即“有0出1，全1出0”。,27,多发射极三极管,VT1,28,(1) 输入全为高电平“1”(3.6V)时,4.3V,VT2、VT5饱和导通,钳位2.1V,E结反偏,截止,负载电流（灌电流）,输入全高“1”,输出为低“0”,1V,VT1,29,1V,VT2、VT5截止,负载电流（拉电流）,(2) 输入端有任一低电平“0”(0.3V),输入有低“0”输出为高“1”,流过 E结的电流为正向电流,5V,VT1,30,2电压传输特性,电压传输特性是指与非门输出电压与输入电压的关系曲线。它反映输 入由低电平变到高电平时输出电平相应的变化情况,图6.2.5(a)是TTL与非门电压传输特性的测试电路,改变A端的电压， 并分别测出uI和 uO ，就可得到图 6.2.5(b)所示TTL与 非门的电压传输特 性曲线。,31,D,E,低电平噪声容限电压UNL保证输出高电平电压不低于额定值90%的条件下所允许叠加在输入低电平电压上的最大噪声（或干扰）电压。UNL=UOFF UIL,允许叠加干扰,UOFF,UOFF是保证输出为额定高电平的90%时所对应的最大输入低电平电压。,输出为高电平0.9UOH （3.5V左右）,输入 低电平 小于0.6V,32,当大于0.6V以后，VT2开始导通，VT5仍然截止，随着的增加，VT2 的基极电位增加，VT2的集电极电位下降，故随的增加而线性下降，一 直维持到增大到1.3V左右，对应于曲线的BC段，这一段称为线性区。,当增大到1.3V以后，再稍增加一点儿，VT5也将由原来的截止状态 向饱和状态变化，故大于1.3V以后，将急剧下降，对应于曲线的CD 段，这一段称为转折区,转折区对应的范围较小，大约大于1.4V以后，VT2、 VT5同时饱和， 输出为低电平（大约为0.3V左右），对应于曲线的DE段，这一段称为饱 和区。,从电压传输特性曲线可以看出：输入低电平信号值在一定范围内 变化，输出高电平并不立即下降（AB段）。,33,同样，输入高电平信号值在一定范围内变化，输出低电平也不立即上 升（DE段）。这就是说，TTL与非门允许输入电平有一个波动范围，以防 止电路工作过程中外界的干扰电压。,34,3TTL与非门的主要参数及使用注意事项,（1）主要参数 表6.2.6列出的是2输入四与非门74LS00的参数，其名称与意义说明如下。,表6.2.6,35,36,C,D,E,电压传输特性,典型值3.6V， 2.4V为合格,典型值0.3V， 0.4V为合格,当有一个以上输入端为低电平时的输出电压称为输出高电平电压UOH,所有输入端均为高电平时的输出电压称为输出低电平电压UOL,37,D,E,UOFF,UOFF是保证输出为额定高电平的90%时所 对应的最大输入低电平电压。,0.9UOH,UON,UON是保证输出为额定低电 平时所对应的最小输入高电 平电压。,38,关门电平 和开门电平 是两个很重要的参数，它们反映了电路的 抗干扰能力。在TTL与非门使用中，输入端会有噪声电压叠加到输入信号 的高、低电平上，只要噪声电压的幅度不超过允许的界限，就不会影响输 出的逻辑状态。例如：在74LS00的一组与非门输入端输入 低电 平信号。 由表6.2.5可知：74LS00输入低电平电压最大值是0.8V，因此，只要噪 声电压 小于0.5V，就不会改变输出的高电平状态。把+0.5V称作该TTL 与非门的低电平噪声容限。电路的允许噪声容限越大，其抗干扰能力越强。,扇出系数NO指一个“与非”门能带同类门的最大数目，它表示带负载的 能力。对于一般TTL与非门的扇出系数NO为810，特殊驱动器集成门的扇 出系数可达20。,39,平均传输延迟时间 ：它是表征开关速度的一个参数。一般可以 理解为从输入变化（从低到高或从高到低）时算起到输出有变化（也是 从高到低或从低到高）所需的时间。74LS系列TTL与非门的的典型值是 35ns。值越小，门电路转换速度越快。,40,平均传输延迟时间 tpd,tpd1,tpd2,TTL的 tpd 约在 10ns 40ns，此值愈小愈好。,输入波形ui,输出波形uO,41,TTL与非门的主要参数可查阅有关TTL电路手册。 典型的TTL与非门产品74LS20（4输入二与非门）的管 脚排列图如图6.2.6所示。其中标注为NC的是空管脚。,42,（2）使用注意事项 在TTL与非门使用过程中，若有多余或暂时不用的输入端，其处理的 原则是应保证其逻辑状态为高电平。 一般方法有剪断悬空或直接悬空； 与其它已用输入端并联使用； 将其接电源+UCC。 电路的安装应尽量避免干扰信号的侵入，确保电路稳定工作。,4其他类型的TTL与非门 （1）集电极开路与非门（OC门）,43,44,OC门的重要作用：,1.输出端可直接驱动负 载、显示器和执行机构,2.几个输出端可直接相联:实现 线与关系,“0”,“0”,45,2.几个输出端可直接相联,“1”,“线与”功能,46,（2）三态输出与非门（TSL门）,所谓三态门 就是它除了具有 输出电阻较小的 高电平和低电平 两种状态外，还 具有极高输出阻 抗的第三个状 态，称为高阻态 （或禁止态）。,47,“1”,截止,三态输出与非门是在普通与非门的基础上附加使能控制电路构成的 门电路。,48,“0”,导通,当控制端为低电平“0”时，输出 Y处于开路状态，也称为高阻状态。,49, 0 高阻,表示任意态,50,三态门的典型应用如图6.2.10所示。 用三态门组成总线结构 TSL门在计算机系统中经常被用作数据传送。为了减少连线的数 目，希望能在同一条导线上分时传送若干门电路的输出信号，这时就可 以用三态门来实现。 如图6.2.10(a)所示。 只要分时控制电路依次使三态门G1、G2Gn轮流使能，即任何时刻 仅有一个为0，就可实现输出信号轮流送到总线上。,51,52,当 =0时，G1工作， G 2处于高阻状态，数据D1 经G1反相后送到总线。,0,用三态门实现数据的双向传输,53,=1时，G 1处 于高阻状态，G2工作，总 线上的数据经G2反相后在 D2端输出。,1,54,MOS逻辑门电路是金属氧化物半导体场效应管逻辑门的简称。MOS集成电路有三种形式，即由N沟道增强型MOS管构成的NMOS电路、由P沟道增强型MOS管构成的PMOS电路以及兼有N沟道和P沟道的互补MOS电路（简称为CMOS电路）。PMOS电路的原理与NMOS电路的原理完全相同，只是电源极性相反而已。,6.2.3 CMOS集成逻辑门,CMOS发展最迅速，应用最广泛。制造工艺简单、体积小、集成度 高，特别适用于大规模集成制造。CMOS电路的另一个特点是输入阻抗高 （可达1010以上），即直流负载很小，几乎不取用前级信号源电流，因 此有很高的扇出能力。,55,1CMOS反相器（非门）,56,（1）CMOS反相器电路工作原理,CMOS 管,负载管,驱动管,(互补对称管),=“1”时， T1导通， T2截止， =“0”,=“0”时， T1截止， T2导通， =“1”,与 为反相关系。,漏极连在一起作为反相器的输出端,栅极连在一起作为反相器的输入端,57,CMOS反相器的电压传输特性如图6.2.11(b)所示,（2）COMS反相器的特性曲线,CMOS反相器电压传 输特性曲线较接近理想开关 处是管子 导通与截止的转折点。,CMOS反相器无论输入 高电平还是低电平，都有一 个管子处于截止状态，因此 静态电流极小（纳安级）。,58,当输入 、 时，其噪声容 限，因此抗干扰能力很强。,CMOS的输入电流 IIH、IIL 均小于1 ， 输出电流IOH 、IOL均大 于500 因此扇出系数大。,59,（1）电路结构和特点 将两个以上P沟道增强 型MOS管源极和漏极分别并 接，N沟道增强型MOS管串 接，就构成了CMOS与非门。 二输入端CMOS与非门电路 如图6.2.12所示。,2CMOS与非门,（2）逻辑功能分析,60,A、B当中有一个或全 为低电平时，VT3、VT4中有 一个或全部截止，VT1、VT2 中有一个或全部导通，输出 Y为高电平。,只有当输入A、B全为高电平 时，VT1和VT2才会都导通，VT3 和VT4才会都截止，输出Y才会 为低电平。,61,在CMOS门电路的系列产品中，除了反相器和与非门外，还有与门、 或门、或非门、与或非门、异或门等，这里不再介绍。,3其他类型的CMOS门电路简介,（1）漏极开路的门电路（OD门） 如同TTL电路中的OC门那样，CMOS门的输出电路结构也可做成漏 极开路（OD）的形式。其使用方法与TTL的OC门类似。,（2）CMOS传输门 CMOS传输门如图6.2.13（a）所示。,62,它由一个PMOS管和一个NMOS管并联而成。图(b)是它的代表符号,C和 是一对互补的控制信号，VT1和VT2是结构对称的器件,63,设：,可见ui在010V连续变化时，至少有一个管子导通，传输门打开，（相当于开关接通） ui可传输到输出端，即uO= ui，所以COMS传输门可以传输模拟信号，也称为模拟开关。,（07V）,导通,（310V）,导通,64,可见ui在010V连续变化时，两管子均截止，传输门关断，（相当于开关断开） ui不能传输到输出端。,（010V）,设：,65,（3）三态输出的CMOS门电路 从逻辑功能和应用的角度上讲，三态输出的CMOS门电路和TTL三 态门电路只是在电路结构上CMOS的三态输出门电路要简单得多。,（1）CMOS电路多余输入端不能悬空。对于或门、或非门，可将多余输入端直接接地；与门、与非门的多余输入端可直接接电源，切记不可悬空。否则将造成逻辑状态不定或栅极击穿。,（2）MOS集成器件应在导电容器中储存和运输。例如，可插在“导电泡沫塑料”上。切不可放在易产生静电的泡沫塑料、塑料袋或其他容器中。,（3）输入线较长或输入端有大电容时，在输入端应串接限流电阻。输出 端容性负载不能大于。其他注意事项同TTL电路。,4CMOS电路使用注意事项,66,6.3 逻辑代数的基本公式和规则,0-1律,重叠律,互补律,交换律,根据逻辑代数中与、或、非三种基本运算规则可推导出逻辑运算的一 些基本公式，如表6.3.1所示。,表6.3.1逻辑代数的基本公式,反演律,还原律,67,结合律,分配律,常用公式,68,反演律,列状态表证明：,同理可证明,69,表6.3.1中常用公式应用较多，现利用基本公式对部分常用公式证明 如下。,（4）常用公式,分配率A+BC=(A+B)(A+C),0-1率A1=1,70,分配率A(B+C)=AB+AC,0-1率A+1=1,71,证明,证：,72,6.3.2 基本规则,1、代入规则：任何一个含有变量A的等式，如果将所有出现A的位置都用同一个逻辑函数代替，则等式仍然成立。这个规则称为代入规则。,例如，已知等式 ，用BC代替等式中的B,等式左边：,等式右边：,显然等式仍然成立,73,（2）反演规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数Y的反函数Y（或称补函数）。这个规则称为反演规则。 例如：,则,应用反演规则时应注意，不在一个变量上的非号应保持不变。,例如：,则,74,（3）对偶规则：对于任何一个逻辑表达式Y，如果将表达式中的所有“”换成“”，“”换成“”，“0”换成“1”，“1”换成“0”，而变量保持不变，则可得到的一个新的函数表达式Y，Y称为函Y的对偶函数。这个规则称为对偶规则。,则,如果两个函数Y和Z相等，那么它们的对偶式也相等。不难证明， 表6.3.1所列的基本公式中，左右两边的等式互为对偶式。,例如：,75,6.4 逻辑函数的化简,6.4.1 逻辑函数及其表示方法 1.逻辑函数,在逻辑代数中，逻辑变量的取值只有0、1两种取值，所以输出函数 的值也只能是0或1，而不可能有其它取值。,在逻辑电路中，如果输入变量A、B、C、的取值确定之后，输出变量Y的 值也被唯一地确定了，那么，就称Y是A、B、C、的逻辑函数。逻辑函数的一 般表达式可以写作 ：,76,2逻辑函数的表示方法,逻辑函数的表示方法通常有,真值表,函数表达式,逻辑图,卡诺图,例如，图6.4.1(a)是一个用单刀双掷开关来控制楼梯照明灯的电路， 图（b）为其示意图。要求上楼时，先在楼下开灯，上楼后在楼上顺手 把灯关掉；下楼时可在楼上开灯，在下楼后再把灯关掉，请用多种方法 表达其逻辑关系。为了表达图6.4.1所示楼梯照明灯控制逻辑关系，先设 开关A、B向上扳为1，向下扳为0；灯Y发光为1，不发光为0。,77,78,（1）真值表表示法: 将输入变量所有的取值和对应的函数值列成表格。如表6.4.1所示。这个表格就称为此逻辑问题的“真值表”。,注意在填写真值表时应注意： 应表示出所有可能的不同输入组合，若输入变量为n个，则完整的真值表应有种不同的输入组合。,根据逻辑问题给出的条件，相应地填入所有组合的逻辑结果。,79,逻辑表达式是指将输入与输出之间的逻辑关系用逻辑运算符来描 述。由表中可知，在输入变量A、B的四种不同的取值组合状态中，只 有当A=0与B=0（表示开关A、B均扳下），或者A=1与B=1（开关A、 B均扳上），Y才等于1（灯亮），其它两种情况灯均不亮。显然，对 应灯亮的两种情况，每一组取值组合状态中，变量之间是与的关系， 而这两组状态组合之间是或的关系，由此可写出真值表中Y=1的逻辑 表达式为,（2）逻辑表达式表示法,80,（3）逻辑图表示法 逻辑图是指将输入与输出之间的逻辑关系用逻辑图形符号来描述。很显然，上述逻辑问题属于同或逻辑关系，因此可用图6.4.2来表示。,(4）卡诺图表示法:卡诺图实际上是真值表的图形化，因此也称真值图。卡诺图主要用来化简逻辑函数。它具有直观、明了、易于化简等优点。卡诺图表示法将在本节的后面进行介绍。,81,6.4.2 逻辑函数的公式化简,1化简的意义,表达式越简单逻辑图就越简单，对应的实际电路也越简单，并且 经济、可靠。所以有必要对逻辑函数进行化简。,在实际应用当中，同一个逻辑函数可用不同形式的逻辑函数表达式 描述它，其中与或表达式是最基本的表示形式。运用逻辑代数基本公式 和定理，它很容易被转换成其他形式的表达式。所以逻辑函数化简，通 常是指将逻辑函数式化简成“最简与或表达式”。凡与项最少，且每个与 项中变量个数最少的与或表达式，可称为最简与或表达式。,82,2化简方法,（1）并项法: 利用公式 ，将两项合并为一项，并消去 一个变量,例1：,例2：,83,（2）吸收法：,吸收,例4：,化简,利用公式 消去多余的项,例3：,84,（3）消去法：利用公式,例5：,（4）消项法：利用公式,例6：,（5）配项法：利用公式 给某个与项配项，试探进一步化 简逻辑函数,85,例6.4.1 化简函数,解：,86,例6.4.2 化简函数,解：,=1,从以上举例中可见，用公式化简逻辑函数，没有固定的步骤，比较灵 活，但有一定的技巧。,87,6.4.3 逻辑函数的卡诺图化简,1逻辑函数的卡诺图表示,（1）逻辑函数的最小项及性质,在逻辑函数中，如果一个乘积项包含了所有的变量，而且每个变量都 是以原变量或是反变量的形式作为一个因子出现一次，那么这样的乘积项 就称为这些变量的一个最小项。,在 n 变量逻辑函数中，若 m 是包含 n 个因子的乘项积，而且这n个 变量均以原变量或反变量的形式在 m 中出现一次，则称m 为该组变量的 最小项。,88,二变量的全部最小项,A B,最小项,编号,0 0,0 1,1 0,1 1,A B,m0,m1,m2,m3,三变量的全部最小项,A B C,最小项,编号,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,m0,A B C,m1,m2,m3,m4,m5,m6,m7,二变量全部最小项有m0m3共4个,三变量全部最小项有m0m7共8个,若有n个变量，则有2n个 最小项,89,关于最小项的编号。其方法是： 设原变量为1，反变量为0，每个最 小项可按顺序组成一组二进制数， 将它转换成对应的十进制数，即最 小项编号。 例如， 取值应为011，对 应十进制数是3，则编号为3，记作， 其余类推。,三变量的全部最小项,A B C,最小项,编号,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,m0,A B C,m1,m2,m3,m4,m5,m6,m7,表6.4.2列出了三变量的八个最小项及编号。,表6.4.2,m3,90,卡诺图的构成:卡诺图是以方块图的形式，将逻辑上相邻的最小项排 在位置相邻的方块中所构成的图形。所谓逻辑相邻是指两个相同变量的最小 项，只有一个因子互为反变量，其它因子都相同。 。,（相邻项是指两个最小项只有一个因子互为反变量，其余因子均相同， 又称为逻辑相邻项）。,（2）用卡诺图表示逻辑函数,91,二变量（A、B）的卡诺图如图6.4.3(a)所示，它有22=4个最小项.,三变量（A、B、C）的卡诺图如图6.4.3(b)所示，它有23=8个最小项.,92,四变量（A、B、C、D）的卡诺图如图6.4.3(c)所示，它有24=16个最小项,93,注意：,左右、上下；,在卡诺图中，,每一行的首尾；,每一列的首尾；,的最小项都是逻辑相邻的。,右图左侧和上侧的数字，表示对应最小项变量的取值,用卡诺图表示逻辑函数,首先把逻辑函数转换成最小项之和的形式，然后在卡诺图上将这些最 小项对应的位置上填1，其余填0（也可不填），就得到了表示这个逻辑函 数的卡诺图。实际上就是将函数值填入相应的方块中。,94,例6.4.3 填写三变量逻辑函数Y（A、B、C）=m(2,3,6,7)卡诺图,解：Y有4个最小项 ， ， ， ，就在三变量卡诺图的相 应位置上填1，其他位置填0，如图6.4.4所示。,95,2用卡诺图化简逻辑函数,卡诺图中相邻的方格中的两个最小项只有一个变量不同，因此可以 利用，将两项并为一项，并消去一个互非的变量。其方法可以归纳如下：,相邻的2个最小项可以合并成一项，并且能够消去一个变量；,相邻的4个最小项可以合并成一项，并且能够消去二个变量；,相邻的8个最小项可以合并成一项，并且能够消去三个变量； ,相邻的2n个最小项可以合并成一项，并且能够消去n个变 量。消去的是不同因子，保留的是相同因子。,96,例6.4.4 用卡诺图化简逻辑函数,Y(A,B,C,D)=m(1,4,5,6,7,9,12,13,14,15),解：根据所给函数，画 出四变量卡诺图，在对应小方 格内填入1，其余小方格内填0， 如图6.4.5所示。,将函数值为1的方格按相邻 2个、4个、8个包围在一起，这 一过程称为画包围圈。画包围 圈时应注意：,97,包围圈应尽可能大，这样能更多地消去因子。,包围圈应尽可能少，以减少与项个数。,同一方格在需要时可以被多次圈，因为A+A=A。,每个包围圈要有新的成分，若一个包围圈中所有的方格都被别的包围圈圈过，则这个包围圈是多余的。,先圈大，后圈小，单独方格单独圈，不要遗漏一个方格。,按照上述方法，该逻辑函数可画的包围圈如图6.4.5所示。 化简后的逻辑函数为,98,两式不相同，但函数值 一定相同。,Y =,+,+,A,C,Y =,+,A,+,B,说明，同一逻 辑函数的化简结果可能不唯一。,例6.4.5：,99,3具有约束项逻辑函数的化简,（1）逻辑函数中的约束项,约束项是指主观上不允许出现的或客观上不会出现的变量取值组合所 对应的最小项。如8421BCD编码中，10101111这六种代码是不允许出现 的。称这些最小项为约束项，用d表示。在真值表、卡诺图中用“”表示。,（2）利用约束项化简逻辑函数,例6.4.6 如表6.4.3所示，是8421编码表示的十进制数09，其中 10101111六个状态不可能出现，是约束项。要求当十进制数为奇数时，输 出Y=1，求实现这一逻辑函数的最简逻辑表达式和逻辑图。,100,解：（1）若不考虑约束项，由图6.4.7（a）卡诺图可得,相应的逻辑图如图6.4.7(b)所示。,101,2）若考虑约束项，并利用约束项来简化逻辑函数，则根据图6.4.8(a)可得,Y=D,相应的逻辑 图如图 6.4.8(b)所示， 是一根Y与D 的直接连线,由分析可知，利用约束项进行化简可使逻辑电路更简单。,102,本 章 小 结, 数字电路的特点之一是电信号为脉冲信号，另一特点是晶体管工作在开 关状态。脉冲的有和无、开关的通和断、灯泡的亮和灭等分别用逻辑1和逻 辑0表示，这里的1和0仅代表两种对立的状态。, 常用的数制有十进制、二进制和十六进制等。它们之间遵循一定的规律 可以相互转换。数字系统中多用二进制和十六进制。, 与、或、非是三种基本逻辑运算，能实现这三种基本逻辑运算的电路分 别称为与门、或门和非门。目前广泛使用集成“与非”门和“或非”门等复合 逻辑门电路。,103, 逻辑函数有四种常用的表示方法：逻辑函数表达式、真值表、逻辑 图和卡诺图；它们之间可以相互转换。, 逻辑函数的化简方法有公式法和图形法两种。公式法适用于较为 复杂（多变量）的逻辑函数的化简，但需要熟练掌握化简公式，并且 要有一定的技巧。图形法化简则比较直观、简便，也容易掌握。但变 量较多时，显得复杂，一般多用于五变量以下的逻辑函数的化简。, 集成逻辑门有TTL和MOS（CMOS应用最广泛）两大类，使用时 要注意其逻辑功能、外特性、主要参数及电路特点,104,习 题 课,在分析逻辑电路时，经常碰到逻辑函数的简化问题。在用公式化简 时，应注意到，逻辑函数化简的技巧与普通代数不一样，要仔细观察逻 辑函数的结构形式，充分利用基本公式和常用公式，灵活进行。在用卡 诺图化简时，先要正确地将逻辑函数用卡诺图表示，然后再按要求画包 围圈，求得最简与或表达式。,例题1 用公式化简下列逻辑函数。,(1),(2),105,解：,因为式中有AB及它们的“非”，故可利用基本公式和摩根定理进行化简。,（摩根定理）,而,其结构形式和上面不一样，不能采用同样方法，但可配项化简，,106,因,故：,例题2 用卡诺图化简函数，并且用与非门画出逻辑图,解：（1）这是一个四变量的逻辑函数，画出Y的卡诺图如图6.1（a） 所示。约束项用“”表示。,（2）合并相邻小方块，把需要利用的约束项视为1。,107,（3）根据所画包围圈得最简与或式，并变换成与非与非式， 即,（4）根据逻辑表达式画出逻辑图如图6.1(b)所示,108,109,