资源描述
超大规模集成电路设计习题1.集成电路的发展过程经历了哪些发展阶段?划分集成电路的标准是什么?集成电路的发展过程:小规模集成电路中规模集成电路大规模集成电路超大规模集成电路特大规模集成电路巨大规模集成电路划分集成电路规模的标准 21. 降低生产成本2.提高工作速度3. 降低功耗4. 简化逻辑电路5.优越的可靠性6.体积小重量轻7.缩短电子产品的设计和组装周期3.简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。1、形成N阱(见图a2、形成P阱(见图b,c3、推阱4、形成场隔离区(见图d5、形成多晶硅栅6、形成硅化物7、形成N管源漏区8、形成P管源漏区9、形成接触孔 10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层 16、测试、封装,完成集成电路的制造工艺4.在VLSI设计中,对互连线的要求和可能的互连线材料是什么?低电阻值与器件之间的接触电阻低长期可靠工作材料:金属(低电阻率多晶硅(中等电阻率高掺杂区的硅(注入或扩散 (中等电阻率5.在进行版图设计时为什么要制定版图设计规则?为了保证由这些基本单元及其相互连线构成的版图能够在工艺线上生产出来,在芯片尺寸尽可能小的前提下,使得即使存在工艺偏差也可以正确的制造出IC,尽可能地提高电路制备的成品率;6.版图验证和检查主要包括哪些方面?DRC(Design Rule Check:几何设计规则检查;ERC(Electrical Rule Check:电学规则检查;LVS(Loyout versus Schematic:网表一致性检查;LPE(Layout Parameter Extraction:版图寄生参数提取;POSTSIM:后仿真,检查版图寄生参数对设计的影响;7.版图设计规则是根据什么制定出来的?为什么说它是集成电路的性能和集成度与成品率之间的折衷?8.简述 设计规则与微米设计规则各自的优缺点?设计规则:优点:版图设计独立于工艺和实际尺寸,改变值就可以得到不同的设计规则;缺点:容易造成芯片面积浪费和工艺难度增加;以微米为单位:现代IC设计普遍采用的方法,每个尺寸之间没有必然的比例关系,提高每一尺寸的合理程度;简化度不高9.标准单元法与门阵列法比较有何优点和缺点?(1 芯片面积的利用率比门阵列法要高。芯片中没有无用的单元,也没有无用的晶体管。(2 可以保证100%的连线布通率。(3 单元可以根据设计要求临时加以特殊设计并加入库内,因而可以得到较佳的电路性能。(4 可以与全定制设计法相结合功能块。在芯片内放入经编译得到的宏单元或人工设计的功能块。标准单元法也存在缺点和问题;(1 原始投资大。单元库的开发需要投入大量的人力物力;当工艺变化时,单元的修改工作需要付出相当大的代价。因而如何建立一个在比较长的时间内能适应技术发展的单元库是一个突出问题。(2 成本较高。由于掩膜版带要全部定制,芯片的加工也要经过全过程,因而成本较高。因此只有芯片产量达到某一定额(几万至十几万,其成本才可接受。10.随着工艺进入深亚微米,IC器件的物理实现出现了哪些方面的变化?布图优化目标由芯片面积最小,调整到连线总延迟最小,性能优化,布图中引入时延模型、时延分析:11. FPGA与CPLD有何相似之处和不同之处? 中的数据丢失。CPLD器件一般采用EEPROM存储技术,可重复编程,并且系统掉电后,EEPROM中的数据不会丢失,适于数据的保密。FPGA器件含有丰富的触发器资源, CPLD的与或阵列结构,使其适于实现大规模的组合功能,但触发器资源相对较少。FPGA为细粒度结构,CPLD为粗粒度结构。 CPLD 利用率较FPGA 器件低。 FPGA 为非连续式布线,CPLD 为连续式布线。12.可测试性设计的对象是什么?为什么要从事VLSI 的可测试性设计?一是检查设计的具体电路是否符合设计者的要求;二是通过测试确定电路失效的原因以及失效所发生的具体部位,以便改进设计和修正错误。13. 为什么说MOS 管的工作速度与2L 成反比?提高MOS 管的工作速度方法有哪些? MOS 管的切换时间2n ds L V = 1. 提高IC 加工精度,减小沟道长度. 2. 加强MOS 管的驱动电压可以用NMOS 工艺 代替PMOS 工艺。14.某CMOS 电路负载电容近似等于g C e 8,g C 为标准反相器栅电容。已知标准反相器的平均延迟时间ns t av 2=。试求:(1用标准反相器直接驱动负载电容的延迟时间。(2用逐级放大反相器直接驱动负载电容的最小延迟时间。 15.什么是可测性设计?可测性设计包括哪些技术?可测试性包括哪些重要方面? 在尽可能少地增加附加引线脚和附加电路,并使芯片性能损失最小的情况下,满足电路可控制性和可观察性的要求 可测性设计技术:主要包括分块测试技术、扫描测试技术、特征量分析分块测试技术、边界扫描分块测试技术等。测试生成、测试验证和测试设计16.目前VLSI 系统设计普遍采用的方法是什么?它的基本思想什么?试列举几种设计方法。目前VLSI 系统设计最流行的是自顶向下(Top-Down的结构设计. 它的基本思想是将一个复杂系统的功能分成可以独立的简单部分,然后将各部分拼接起来,可完成整个系统的设计,实际上就是模块化的结构设计.根据不同要求,现有许多方法,如:全定制设计方法、半定制设计方法、定制设计方法、可编程设计方法等。17.半定制设计方法可分为哪几种方法?它们各自的特点和不足之处是什么?半定制设计方法分为门阵列法和门海法.门阵列方法的设计特点:设计周期短,设计成本低,适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路 不足:设计灵活性较低;门利用率低;芯片面积浪费;速度较低;功耗较大。 门海法具有门利用率较高、集成密度较大、布线灵活和保证布线布通率等方面的优点,并能实现存储器这类电路。但它也有不足之处,一是它仍有布线通道,而且增加的布线通道只能是基本单元高度内所含通道数的整倍数,这往往使增加的通道数超过实际的需要,造成面积浪费,另一是布线通道下的晶体管不能再用来实现逻辑,因此门的利用率仍不很高。19.画出C M O S反相器电压传输特性曲线图,并写出相应的电流方程。 电
展开阅读全文