《数字电子技术》试题库.doc

数字电子技术一选择题（每小题1.5分）第一章：1.正逻辑是指（ ）A.高电平用“1”表示，低电平用“0”表示 B.高电平用“0”表示，低电平用“1”表示 C.高电平、低电平均用“1”或“0”表示2.8421BCD码01100010表示十进制数为（ ） A.15 B.98 C.62 D.423. 若1101是2421码的一组代码，则它对应的十进制数是()A.9B.8C.7D.6第二章：1. 下列各式中哪个是四变量A、B、C、D的最小项？（ ）A.ABC B.ABCC.ABCDD.ACD2. AB+C+( )AB+CA.AB.CC.ACD.BC3. F=A（+B）+B（B+C+D）=( )A.B B.A+BC.1D.C4.AB+A在四变量卡诺图中有( )个小格是“1”。A. 13 B. 12 C. 6 D. 55. A101101=( )。A. A B. C. 0 D. 16. F(A，B，C)的任意两个最小项之积=( )A. 0 B. 1 C. D. ABC7.已知函数F1=(AB)C+AB,F2=AB+AC+BC；试问F1与F2的关系是（ ）A.相等 B.反演 C.对偶 D.不相关8. 下列逻辑等式中不成立的是( )A=B.= C.+AB=A+BD.A+AB=A9. 某函数卡诺图中有4个“1”几何相邻，合并成一项可消去( )个变量。A. 1 B. 2 C. 3 D. 4第三章:1.当TTL与非门的输入端悬空时相当于输入为( )A.逻辑0B.逻辑1C.不确定D.0.5V2.在数字系统里，当某一线路作为总线使用，那么接到该总线的所有输出设备（或器件）必须具有()结构，否则会产生数据冲突。A.集电极开路 B.三态门 C.灌电流 D.拉电流3.采用集电极开路的OC门主要解决了（ ）A.TTL门不能相“与”的问题B.TTL门的输出端不能“线与”的问题C.TTL门的输出端不能相“或”的问题4.以下能正确得到TTL噪声容限的等式是( ) A. UNH=UOHmin-UIHmin B. UNH=UOHmax-UIHminC. UNH=UILmin-UOLmin D. UNH=UILmax-UOlmax5.将TTL与非门作非门使用，则多余输入端应做( )处理A.全部接高电平B.部分接高电平，部分接地C.全部接地D.部分接地，部分悬空6.某集成电路芯片，查手册知其最大输出低电平UOLmax=0.5V，最大输入低电平UILmax=0.8V，最小输出高电平UOHmin=2.7V，最小输入高电平UIHmin=2.0V，则其低电平噪声容限UNL=( )A.0.4VB.0.6VC.0.3VD.1.2V第四章:1.编码电路和译码电路中，（ ）电路的输入是二进制代码A.编码 B.译码 C.编码和译码2.组合逻辑电路输出状态的改变（ ）A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与A、B皆有关3.16位输入的二进制编码器，其输出端有( )位A. 256 B. 128 C. 4 D. 34.对于四位二进制译码器，其相应的输出端共有()A.4个 B. 16个 C. 8个 D. 10个5.在下列逻辑电路中，不是组合逻辑电路的有()A.译码器 B.编码器 C.全加器 D.寄存器6.用四选一数据选择器实现函数Y=，应使（ ）A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=07.对于输出低电平有效的24线译码器来说要实现，Y=的功能，应外加( )A.或门 B.与门C.或非门 D.与非门8.两片8-3线优先编码器(74148)可扩展成( )线优先编码器。A. 16-4 B. 10-5 C. 16-8 D. 10-89.两片3-8线译码器(74138)可扩展成( )线译码器。A. 4-16 B. 5-10 C. 8-16 D.8-1010.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=001时，输出=()A.11101111B.10111111C.11111101D.1111001111.对于三位二进制译码器，其相应的输出端共有()A.4个 B. 16个 C. 8个 D. 10个12.3线-8线译码器74LS138处于译码状态时，当输入A2A1A0=110时，输出=()A.11011111B.10111111C.11111101D.11110011第五章:1.T触发器，在T=1时，加上时钟脉冲，则触发器( )A保持原态 B.置0 C.置1 D.翻转2.为实现将JK触发器转换为D触发器，应使（ ）A.J=D,K= B.K=D,J= C.J=K=DD.J=K=3.为实现将JK触发器转换为T触发器，应使（ ）A.J=T,K= B.K=T,J= C.J=K=TD.J=K=4.当两个输入端均为1时，输出Q不定的是（ ） A基本RS触发器 BT触发器 C主从JK触发器 DD触发器5.欲使D触发器按工作，应使输入D=( )A.0 B.1 C.QD.6.在CLK( )时主从R-S触发器的主触发器接收输入信号。A. 01 B. 1 C. 10 D. 07.R-S型触发器的“R”意指( )A.重复 B.复位C.优先D.异步8.在下列触发器中，有约束条件的是（ ）A.主从JK触发器B.主从D触发器C.同步RS触发器D.边沿D触发器9.T触发器，在T=0时，加上时钟脉冲，则触发器( )A保持原态 B.置0 C.置1 D.翻转第六章：1.5位移位寄存器作扭环计数器时，会有无效状态( )个A.10 B.22C.5 D.272.N个触发器可以构成最大计数长度（进制数）为( )的计数器A.N B.2N C.N2 D.3.同步时序电路和异步时序电路比较，其差异在于后者( )A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关4.可以直接用( )计数器构成顺序脉冲发生器A. 加法 B. 减法 C. 环形 D. 扭环5.某计数器的输出波形如图1所示，该计数器是()进制计数器A.5B.6C.7D.87.Mealy型时序逻辑电路的输出是()的函数A.输入B.系统状态C输入和系统状态8.一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )A.1100B.1000C.1001D.10109.一个4位的二进制加计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为( )A.1100B.1000C.1011D.1010第七章:1.随机存取存储器具有()功能A.读/写 B.无读/写 C.只读 D.只写2.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容()A.全部改变 B.全部为0 C.不可预料 D.保持不变3.寻址容量为16K8的RAM需要()根地址线A.14 B.16 C.18 D.20第八章:1.以下PLD中，与、或阵列均可编程的是( )器件。 A. PROM B. PAL C. PLA D. GAL2.GAL与PAL的区别在于( )A.输入采用缓冲器 B.输出逻辑宏单元(OLMC)C.输出固定或阵列 D.输入采用可编程与阵列3. PAL是一种()的可编程逻辑器件A与阵列可编程、或阵列固定B与阵列固定、或阵列可编程C与、或阵列固定D与、或阵列都可编程第十章:1.多谐振荡器可产生( )A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波2.555定时器构成施密特触发器时，其回差电压为() A B. C. D. 3.多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为( )A.tw1/T B.tw1/tw2C.tw2/tw1D.tw2/T第十一章:1.A/D转换器中，转换速度最高的为( )转换。A. 并联比较型B. 逐次渐近型C. 双积分型D. 计数型2.在A/D、D/A转换器中，衡量转换器的转换精度常用的参数是( )A.分辨率 B.分辨率和转换误差C.转换误差 D.参考电压3.输入至少( )位数字量的D/A转换器分辨率可达千分之一。A. 9 B. 10 C. 11 D. 12二填空题(每题3分)第一章:1. (48.5)10=(_)2, (3D.08)16=(_)10=(_)82. (36.5)10=(_)2, (2E.10)16=(_)10=(_)83. (22.5)10=(_)2, (1F.25)16=(_)10=(_)8第二章:1.函数Y=AB+AC的最小项表达式为_2.对逻辑函数Y=A+B+C+B利用代入规则，令A=BC代入，得Y=_3.函数Y=A+AC的最小项表达式为_第六章:1.时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。2.两片中规模集成电路10进制计数器串联后，最大计数容量为 3.描述时序电路的逻辑表达式为_,_和驱动方程。4.时序电路可分为Mealy型和_型5.把一个五进制计数器与一个四进制计数器串联可得到_进制计数器6.两片中规模集成电路二进制计数器串联后，最大计数容量为 第七章:1.ROM的位扩展只要把各个芯片的地址线和_, 等控制线都分别并联起来即可2.ROM的字扩展是用 (高位或低位)地址线通过译码产生片选信号, (高位或低位)地址线用作片内地址线3.要构成容量为4K8的RAM，需要_片容量为2564的RAM第十一章:1.A/D转换过程是通过_、保持、_、_四个步骤完成的2.逐次渐进型A/D与双积分型A/D转换比较，_的转换速度快3.对于一个频率有限的模拟信号，设其最高频率分量的频率为fmax，在取样后为了无失真地恢复原始输入信号频谱，取样时必须满足取样频率：fs_三.化简题(每小题4分)第二章:1.F(A,B,C)2.F(A,B,C,D)3. F(A,B,C)4.F(A,B,C,D)5.FABC + ABD + CD + AB C + ACD+ACD6.FABC+ ABC + CD + AB C + ABCD+BCD7.F(A,B,C)8.F(A,B,C,D)9.F=四.综合题第四章:1.写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。 （7分）2.用8选1数据选择器74HC151产生逻辑函数ZA C DA B C DBCBC D(7分)3.用译码器74LS138实现逻辑函数F(A,B,C) (7分)4.有一水箱由大、小两台水泵ML和MS供水，如图3.1所示，箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单(可选用集成芯片)。(7分)5.试设计一个监视交通信号灯工作状态，逻辑电路正常工作时，任何时刻必须有一盏灯亮，而其它点亮状态时，电路发生故障，这时要求能发出故障信号,要求采用四选一数据选择器74153来实现（信号灯为红R、黄A、绿G）(7分)6.设输入变量A、B、C、D，输出为F。当A、B、C、D有三个或三个以上为1时，输出为1，输入为其它状态时，输出为0。试用与非门设计四变量的多数表决电路。(7分)第五章:1.在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q 的波形。 （8分）2.设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、K的波形图如图，（1）写出JK触发器的特性方程式；（2）画出输出Q的波形图。(8分)3. 设主从JK触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿,触发器电路如图所示，对应输入波形画出Q、波形(设Q初态为0)(8分)第六章:1.分析下图所示的状态图,（1）列出电路的输出方程和状态方程（2）若选用JK触发器,写出状态方程的标准形式及驱动方程 (10分)2. 分析下图所示同步时序逻辑电路。要求：（1）写出各级触发器的驱动方程（激励函数）；（2）写出各级触发器的状态方程；（3）列出状态转移表；（4）画出状态转移图；（5）描述逻辑功能。(10分)3.用十进制计数器74160及适当的门电路构成六进制计数器，画出状态图（按Q3Q2Q1Q0排列）及逻辑连线图。(8分)4.用十进制计数器74160及适当的门电路构成八进制计数器，画出状态图（按Q3Q2Q1Q0排列）及逻辑连线图。(8分)5.用同步四位二进制计数器74161构成初始状态为0100的九进制计数器。画出状态转换图和连线图。6.分析下图所示同步时序逻辑电路。要求：（1）写出各级触发器的驱动方程（激励函数）；（2）写出各级触发器的状态方程；（3）列出状态转移表；（4）画出状态转移图；（5）描述逻辑功能。(10分)