数电试题及答案

通信 0715 班 20 08 20 09 学年 第 二 学期 数字电子技术基础 课试卷 试卷类型： A 卷题号一二三四五六七八九总成绩得分一、 单项选择题（每小题2分，共24分）1、8421BCD码转换为十进制数是：（ c ）A：78.16 B：24.25 C：69.71 D：2、最简与或式的标准是：（ c ） A：表达式中乘积项最多，且每个乘积项的变量个数最多 B：表达式中乘积项最少，且每个乘积项的变量个数最多C：表达式中乘积项最少，且每个乘积项的变量个数最少 D：表达式中乘积项最多，且每个乘积项的变量个数最多3、用逻辑函数卡诺图化简中，四个相邻项可合并为一项,它能：（B ） A：消去1个表现形式不同的变量，保留相同变量B：消去2个表现形式不同的变量，保留相同变量C：消去3个表现形式不同的变量，保留相同变量 表1D：消去4个表现形式不同的变量，保留相同变量A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1 4、已知真值表如表1所示，则其逻辑表达式为：（ A ） A：ABC B：AB + BC C：AB + BC D：ABC（A+B+C）5、函数F(A，B，C)=AB+BC+AC的最小项表达式为：（ B ）A：F(A,B,C)=m（0，2，4） B：F(A,B,C)=m（3，5，6，7）C：F(A,B,C)=m（0，2，3，4） D：F(A,B,C)=m（2，4，6，7）6、欲将一个移位寄存器中的二进制数乘以（32）10需要（ C ）个移位脉冲。A：32 B： 10 C：5 D： 67、已知74LS138译码器的输入三个使能端（E1=1，E2A=E2B=0）时，地址码A2A1A0=011，则输出Y7 Y0是：（ C ） A：11111101 B：10111111 C：11110111 D：111111118、要实现，JK触发器的J、K取值应是：（D ） A：J=0，K=0 B：J=0，K=1 C：J=1，K=0 D：J=1，K=19、能够实现线与功能的是：（ B ）A： TTL与非门 B：集电极开路门 C：三态逻辑门 D： CMOS逻辑门10、个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过（B ）可转换为4位并行数据输出。A：8ms B：4ms C：8s D：4s11、表2所列真值表的逻辑功能所表示的逻辑器件是：（ C ） 表2A：译码器B：选择器C：优先编码器D：比较器12、 图1所示为2个4位二进制数相加的串接全加器逻辑电路图，运算后的C4S4S3S2S1结果是：（ A ）A：11000B：11001C：10111D：10101图1二、判断题（每题1分，共6分）1、当选用共阳极LED数码管时，应配置输出高电平有效的七段显示译码器。 （ F ）2、若两逻辑式相等，则它们对应的对偶式也相等。 （ T ）3、单稳触发器和施密特触发器是常用的脉冲信号整形电路。 （ T ） 4、与逐次逼近型ADC比较，双积分型ADC的转换速度快。 （ F ）5、钟控RS触发器是脉冲触发方式。 （F ）6、A/D转换过程通过取样、保持、量化和编码四个步骤。 （ T ）三、填空题（每小题1分，共20分）1、逻辑代数的三种基本运算规则 代入定理 、 反演定理 、 对偶定理 。 2、逻辑函数的描述方法有 逻辑真值表 、逻辑函数式 、逻辑图 、 波形图 、卡诺图 等。3、将8k4位的RAM扩展为64k8位的RAM，需用 16 片8k4位的RAM，同时还需用一片 38 译码器。4、三态门电路的输出有 低电平 、 高电平 和 高阻态 3种状态。5、Y= ABC+AD+C 的对偶式为YD= （A+B+C）(A+D)C 。6、一个10位地址码、8位输出的ROM，其存储容量为 213 。7、若用触发器组成某十一进制加法计数器，需要 4 个触发器，有 5 个无效状态。8、欲将一个正弦波电压信号转变为同频率的矩形波，应当采用 施密特触发器 电路。9、图2所示电路中，74161为同步4位二进制加计数器，为异步清零端，则该电路为 6 进制计数器。10、图3所示电路中触发器的次态方程Qn+1为 AQ 。 图2 图3 四、分析题（共20 分）1、分析用图4（a）、（b）集成十进制同步可逆计数器CT74LS192组成的计数器分别是几进制计数器。CT74LS192的CR为异步清零端（高电平有效），为异步置数控制端（低电平有效），CPU、CPD为加、减计数脉冲输入端（不用端接高电平），和分别为进位 和借位输出端。（4分）6和23 图4 (a) 图4 (b)2、 用ROM设计一个组合逻辑电路，用来产生下列一组逻辑函数 列出ROM应有的数据表，画出存储矩阵的点阵图。3、试画出图5所示电路在CP、信号作用下Q1、Q2、Q3的输出电压波形，并说明Q1、Q2、Q3输出信号的频率与CP信号频率之间的关系。（6分）图5五、设计题（共20分）1、用74LS161设计一个10进制计数器。 （1）同步预置法，已知S00001。（2）异步清零法。（10分）2、集成定时器555如图6（a）所示。 （1）用该集成定时器且在规格为100K、200K、500K的电阻，、1uf的电容器中选择合适的电阻和电容，设计一个满足图5（b）所示波形的单稳态触发器。 (2）用该集成定时器设计一个施密特触发器，画出施密特触发器的电路图。当输入为图5（c）所示的波形时，画出施密特触发器的输出U0波形。 （10分） 图6（a） 图6（b） 图6（c）六、综合分析计算题（共10 分）试分析图7所示电路的工作原理，画出输出电压0的波形图，列出输出电压值0的表。表3给出了RMA的16个地址单元中所存的数据。高6位地址A9A4始终为0，在表中没有列出。RAM的输出数据只用了低4位，作为CB7520的输入。因RAM的高4位数据没有使用，故表中也未列出。（8分） 表3A3A2A1A0D3D2D1D000000000000100010010001100110111010011110101111101100111011100111000000110010000101000011011001111000101110101111110100111111011 图7 A3A2A1A0D3D2D1D00(V)000000000001000100100011001101110100111101011111011001110111001110000001100100000的电压值2008 _2009_学年第 二 学期 数字电子技术基础 课程试卷标准答案及评分标准 A()卷 专业_通信_ 班级 _2007 15_一、单项选择题（每小题2分，共24分）1、C； 2、C； 3、B； 4、A； 5、B； 6、C； 7、C； 8、：D； 9、B； 10、B11、C 12、A二、判断题（每题1分，共6分）1、（ ） 2、（ ） 3、（ ） 4、（ ） 5、（ ） 6、（ ）三、填空题（每小题1分，共20分）1、代入定理、反演定理、对偶定理2、逻辑真值表、逻辑函数式、 逻辑图、波形图、卡诺图3、16、3线-8线4、高电平、低电平、高阻5、（A+B+C）(A+D) C 、6、8K 或2137、4、58、施密特触发器9、六10、四、分析题（共20 分）1、解：（a）为6进制加计数器；（2分） （b）为23进制加计数器。（2分）2、解：将函数化为最小项之和形成后得到 （2分）ROM的数据表（3分）ROM的存储矩阵图（3分） 3、 1分 1分 3分 1分 五、设计题（共20分）1、解：（1）S10001，M10，则SM-11010（5分） （2）S00000，M10，则SM1010（5分）2、（1）解：要实现的单稳态触发器设计如下 (5分，其中图3分，R、C参数各1分) 因为， 所以选。（2）施密特触发器及波形如图所示 (5分，图3分，波形2分)六、综合分析计算题（共10 分）解：十进制计数器74LS160工作在计数状态，在CP脉冲序列的作用下，Q3Q2Q1Q0的状态从0000到1001循环计数，将存储器A9A0=0000000000 0000001001这十个地址单元中存储的数据依次读出，作为CB7520的数字量输入。CB7520高四位数字量输入d9d8d7d6每位为1时产生的输入模拟电压分别为+4V、+2V、+1V、。输出电压值见表所示。输出电压V0的波形如图所示。A3A2A1A0D3D2D1D00(V)000000000000100011/2001000113/2001101117/20100111115/20101111115/2011001117/2011100113/2100000011/21001000000的电压值V0的输出电压波形