计算机考研组成原理知识点讲解

计算机考研组成原理知识点讲解重点知识和概念精讲第一章计算机系统概述复习要点：了解计算机发展历程；了解计算机系统层次结构及其相关的硬件基本组成、软件分类和工作过程；了解计算机性能指标及有关的计算与术语解释简单说明在教材内容选择和教学过程中，计算机系统概述是作为课程绪论性质的内容来对待的，重点不是要求学生掌握更深入的具体知识，而强调尽早地从层次的观点了解计算机系统硬件、软件的完整组成，认识硬软件之间的相互依存和同一功能既能用硬件也可用软件来实现的等效关系；了解组成计算机硬件系统的5个功能部件及其通过3种类型的总线实现相互之间的连接关系，了解计算机系统主要的技术指标，了解组成软件系统的操作系统、3个级别语言的特点及其运行过程，了解计算机的发展历程和多种分类情况等。在准备考试的过程中，应该把教材各章中的内容融会贯通，理解为好，不宜死记硬背，例如本章中的技术与性能指标就应与后续各部分的更具体指标建立联系，理解准确。这一部分内容的试题将以选择、判断和填空为主，不存在答题技巧等方面的问题。1.1 计算机的产生、发展与应用1 .硬件的发展自从1946年诞生人类第一台数字电子计算机ENIAC以来，即从1946年直至现在，构成计算机硬件的主要器件从电子管发展成晶体管、中小规模集成电路、大规模集成电路直至超大规模集成电路，使计算机从第一代发展到四代，直至现在正研制的新一代计算机，它的速度从40000次/秒发展到100000000次/秒。微处理机白字长从4位的4004发展到8位的8080直至目前64位的PentiumIV。根据摩尔定律集成电路容量大体上每18个月翻一番，可能今后的10年仍然会如此。2 .软件的发展计算机系统的发展与软件技术的兴起和发展也是密切相关的。计算机语言的发展历经了面向机器的机器语言和汇编语言、面向问题的高级语言；高级语言的发展也从科学计算和工程计算的FORTRAN、结构化程序设计PASCAL到面向对象的C+语言和适应网络环境的Java语言；与此同时，直接影响计算机系统性能提升的各种系统软件，也有了长足的发展，特别是微机的操作系统，从DOS发展到目前的窗口与网络操作系统。3 .计算机的应用计算机系统的发展实际上与计算机的应用是互相促进的，计算机的应用从早期的科学计算、数据处理到工业控制、实时控制，直至目前的网络技术（电子商务、网络教育）、和多媒体技术与人工智能方面等等诸多的应用。随着社会需求和微电子技术的不断发展，计算机的系统结构仍在继续发展，其发展趋势是：从体积上向巨型化和微小型化发展；从处理与应用上向并行处理、网络化、多媒体、智能化等方向发展；计算机的体系结构等方面可能有发展或重大突破。1.2 计算机的分类按信号类型分为模拟计算机和数字计算机；按规模分为：嵌入式，单片机，微型机，小型机，中型机，大型机和巨型机；按发展历程分为(世界上第一台计算机诞生的时间1946年和名称ENIAC):电子管，晶体管，集成电路，大规模、超大规模集成电路4代计算机;(1)单指令流、(2)单指令流、(3)多指令流、(4)多指令流、单数据流系统多数据流系统单数据流系统多数据流系统按指令和数据流分为:SISD(传统冯诺依曼体系结构)，SIMD(阵列处理机和向量处理机系统)MISI(?),MIMD(多处理机和多计算机系统)2r1,最小码距d=3。是一种很有效的校验方法，只要增加少数几个校验位，就能检测出二位同时出错、亦能检测出一位出错并能自动恢复出错位的正确值，后者被称为自动纠错。（1）原理：在k位数据加上r个位校验，形成k+r位新码字，并使码距比较均匀拉大。使每一数据位与不同校验位组合建立对应关系，则某一位出错后，就会引起相关的几个校验位的值发生变化，这不但可以发现出错，还能指出是哪一位出错，为进一步自动纠错提供了依据。设k个数据位、r个校验位，为检出双位出错与自动校正一位错，因此位数r和位数k应满足如下关系：2r-1k+r3.循环码（CRC）CRC码的任合一个合法码字循环移位得到的仍是一个合法码字，用于发现并纠正信息串行读写、存储或传送中出现的一位、多位错误，因此串行通信的场合得到普遍应用。2.6 定点数的表示1 .无符号数的表示指整个机器字长的全部二进制位均表示数值位，相当于数的绝对值。若机器字长为n+1位，则数值表示：X=X0X1X2XnXi=0,1,0inXo2n+X12n-1+Xn-121+Xn数值范围0X2n+1-1此时二进制的最高位也是数值位，其权值等于2n。2 .带符号数的表示最高位被用来表示符号位，而不再表示数值位。(1)定点整数数值表示：X=X0X1X2XnXi=0,1,0inX02n+X12n-1+Xn-121+Xn数值范围0X2n+1-1(2)定点小数数值表示X=Xo.X1X2XnXi=0,1,0inX12-1+Xn-12-n+1+Xn2-n数值范围0X1-2-n定点小数也被用在浮点数的尾数部分。定点数可以是整数，也可以是纯小数，原理是相同的，只是数值表示范围不同，故下面用定点小数来讨论数据的原码、补码表示。(3)原码表示是用机器数的最高一位代表符号,以下各位给出数值绝对值的表示方法。其定义为:X原这里的X为数的实际值(真值) 原码的性质：符号位加数的绝对值，零有两个编码；0WX 1-1 X v 0X原为原码表示的机器数。0正1负; 加减运算复杂，乘除运算规则简单；表示简单，易于同真值之间进行转换。(4)补码表示法最高位为符号，其余各位的值按 2取模。其定义为X补=X0X 12 + X-KX 0MOD 2补码的性质： 机器数和它的真值的关系X补=2*符号位+ X。0有唯一的编码 两数补码加法，把符号位与数值位同等处理，结果的符号位与数值位都正确。X补与其真值的关系：假定X补=X0X1X2 Xn,则有 凶补=2X0+X o由此又可以得到从X补求X的关系：X = X补-2X0=X0X1X2 Xn- 2X0=-X0+0.XlX2Xn这个结论被用于补码乘法的运算中。(5)反码表示用机器数的最高一位代表符号，数值位是对负数值各位取反的表示方法，其定义为凶反=XX0X1j(2-2-n)+X-1X卜=X+Y补(mod2)可以证明，在模2意义下，任意两数的补码之和等于该两数之和的补码。其结论也适用于定点整数。这是补码加法的理论基础。运算的特点：符号位要作为数的一部分一起参加运算；在模2的意义下相加，即大于2的进位要丢掉。(2)补码减法运算的公式：减法运算要设法化为加法完成，这样可以运算器中只要加法器就行了。XY补=X补一Y补=X补+Y补3 .溢出及其检测若在运算过程中如出现结果的值大于机器所能表示的数值范围的现象，称为“溢出”。例如定点小数之和大于等于1或小于-1就是溢出。下溢定点小薮表示一曲一上溢负溢出负小数一小数正流出-10+1图2.2定点数的表示范围三种判别方法(1)单符号位参与相加的2个加数的最高位，即符号位参与运算，若出现正加正为负，或负加负为正等结果，即出现溢出。(2)双符号位法也称为“变形补码”或“模4补码”。结果的两个符号位的代码不一致时，表示溢出，两个符号位的代码一致时，表示没有溢出，最高符号位永远表示结果的正确符号。4 .定点数的乘/除运算(1)原码一位乘法设n位被乘数和乘数用定点小数表示(n位中不含符号位)被乘数X原=Xs.X1X2Xn乘数Y原=丫5.Y1Y2Yn则乘积Z原=(XsYs)+(0.X1X2Xn)(0.Y1Y2Yn)式中，Xs为被乘数符号，Ys为乘数符号。算法规则设Yi为Y中的第i位(当前位)，规则为i .如果Yi=1,部分积加X,右移一位；ii .如果Yi=0,部分积加0,右移一位；重复n步。(2) Booth算法即补码一位乘法。设被乘数X补=X0.XiX2,Xn乘数Y补=Y0.Y1Y2Yn根据Booth总结算法有如下规则补码乘法规则Yi为Y中的第i位(当前位)，根据Yi与Yi+1的值，规则为i .如果Yi=Yi+1,处于0串中，部分积不变，右移一位；ii .如果YiYi+1=01,处于1串结尾，部分积加x补，右移一位；iii .如果YiYi+1=10,处于0串结尾，部分积加卜x补，右移一位；iv .如果YiYi+1=11,处于1串中，部分积不变，右移一位；重复i+1步，最后一步不移位。(3)原码一位除法(加减交替法/不恢复余数法)关键是运算规则，规则清楚，操作流程就大半清楚了。如果余数为正，商上1余数左移一位，下次减除数；如果余数为负，商上0,余数左移一位，下次加除数;重复n+1步，最后一步不移位。(5)阵列乘法器串行相加硬件结构简单，速度太慢，执行一次乘法至少是加法操作n倍的时间;由于乘法大约占全部算术运算操作的1/3左右，故采用高速乘法部件是非常必要的。不带符号的阵列乘法器设有两个不带符号的二进制整数X=Xm1xiXo,Y=yn-vyiyo它们的数值分别为x和y,即：m 1x = xi 2ii=0n-1y=yj2j=0被乘数X与乘数Y相乘，产生mxn项乘积P,每一项乘积用一个与门P完成，每一项部分积求和用一位全加器FA完成，合起来就是一个P/FA单元电路如图2.4所示,再将这些单元电路叠加，就成为阵列乘法器。以4X4位为例，这个无符号阵列乘法器如图2.5所示，每一个Y项与所有的X项相乘，就是一行部分积，共有3个部分积，最下一行已经是最后结果的积了，即图中虚线的4行。注意每个单元的最左单元的进位输入，以还可以有速度更高的无符号阵列乘法器方案。图2.4一位乘/全加:p/FA: M/KlC诃氏 iP/FA: jf厂ij-1- y_ 1 *I 1-P/FX1 一 ,d ,4, ii f!j i _i !：p/FA：* ?抑14:IPiTAl IIYFA .夕：P/FA：jI B I ，鼻|-1*F匚呻七 PF匚 HFA，各次部分积2.8浮点数的表示和运算浮点数的表示图2.5无符号阵列乘法由于受数值范围和表示格式等各方面的限制，直接用定点小数或整数无法表示如电子的质量9X10-28克，太阳的质量2X1033克，圆周率3.1416等，用小数点可以左右移动的浮点数表示就比较方便。1.表示方法浮点数通常被表示成：N=(-1)MsXMXREMs:尾数的符号；E:阶码，含一位符号，通常用移码表示;M:尾数，通常用原码表示。R:通常为2,不用明确表示。通常选用如下格式：Ms1位n位m位规格化：1/2w|M|v1为了在尾数中表示最多的有效数据位为了数据表示的唯一性。便于运算与比较机器零：全部为0,特殊的数据编码浮点数的表示范围如图2.7所示负上溢负下溢正下溢正上溢图2.7浮点数的表示范围隐藏位技术：浮点数尾数不为0时的最高位称隐藏位，在写入内存或磁盘时，此位不必保存该位，可左移尾数隐藏掉，这种处理技术称隐藏位技术，目的是多保存一个二进位。 为了保持浮点数的值不变，还要把原来的阶码值减1。在将浮点数取回运算器执行运算时，再恢复该隐藏位的值和原来的阶码值。 对临时浮点数（通常只出现在浮点运算器内部），不使用隐藏位技术。2.浮点数标准浮点数（IEEE754）标准，规定常用的浮点数的格式为：符号位阶码尾数总位数短浮点数（单精度）182332长浮点数（双精度）1115264临时浮点数1156480三种格式：短实数、长实数、临时实数规格化数：(-1)sx1.fx2e-127非规格化数：(-1)sx0.fx2e-126IEEE754浮点数的范围格式最小值最大值单精度E=1,M=0,1.0X21-127=2-126E=254,f=.1111，.八/-254-1271.11TX2=2127x(2-2-23)双精度E=1,M=0,1.0X21-1023=2-1022E=2046,f=.1111，1.1111X22046-1023=21023X(2-2-52)浮点数的加/减运算设两个浮点数X和Y分别为X=(-1)MsMxX2EXY=(-1)M央MyX2Ey对它们作加/减运算有如下的步骤(1)对阶操作，求阶差AE=Ex-Ey使阶码小的数的尾数右移E位，阶码取大的阶码值；(2)尾数加减；(3)规格化处理(左规或右规)；(4)舍入操作，可能带来又一次规格化；(5)判结果的正确性，即检查阶码上下溢出.2.9 算术逻辑单元ALU串行加法器和并行加法器1. 一位全加器全加器(FA)是最基本的加法单元，有加数Ai、加数Bi与低位的进位Cm共3个输入，和Si与进位G共2个输出。表达式为：和：Si=AiBiCm进位：Ci=AiBi+(AiBi)Cm全加器的硬件逻辑如图2.8所示。2. 并行加法器并行加法器则由多个全加器组成，其位数与机器的字长相同，各位数据同时运算。如图2.9所示，为一个4位全加器组成的并行加法器。图2.90采用串行进位的并行加法器进位链：指并行加法器中，传递进位信号的逻辑线路连接起来构成的进位网络。将全加器的进位表达式分成Gi=A iBi进位产生函数进位传递函数：Pi=AiBi；进位表达式：Ci=Gi+PiCi-i通常也将G称为本地进位。(1)串行进位(行波进位)串行进位：各级进位信号串行级联图2.9即为一个串行进位的并行加法器可见低位运算产生的进位所需要的时间,而全加器本身的求和延即将各级低位产生的本将可能影响直至最高位运算的时间，位数越多延迟时间就越长,迟只为次要因素。所以加快进位产生和提高传递的速度是关键。(2)并行进位(先行进位)并行进位：各级进位信号同时形成。采用并行进位的方案可以加快进位产生和提高传递的速度,级G和P信号依次同时送到高位各全加器的输入，以使它们同时形成进位信号，各进位信号表达式如下，可见它们可以同时形成进位信号。Co=Go+P0C-1Ci=Gi+P1C0=Gi+P1G0+PiPoC-iC2=G2+P2Ci=G2+P2Gi+P2PiGo+P2PiPoC-iC3=G3+P3C2=G3+P3G2+P3P2Gi+P3P2PiGo+P3P2PiPoC-i当各级自身的G与P信号形成后，则n个并行进位的加法器：多级先行进位方式该方式组内并行、组间并行进位，速度自然比组间串行快。口如图2.ii所示，4片Am290i级联组成i6运算，其片内4位并行进位，片间也并行进位。其中用图2.ii并行进位，片间并行进位到一片与Am209i配套的高速进位芯片am2902,这是一片产生并行进位信号的部件。2.10 基本算逻部件计算机能够完成如此复杂的功能，首先需要算术逻辑部件。加减运算电路显然ALU是组合逻辑电路组成的。图2.12 一位加减单元图2.13 n位加减单元图2.15 16位行波进位“控制线收据线全加器还不能完成减法，作下面的改进就可以完成加、减法操作，如图2.12所示，可知电路主要是增加了加/减法控制端M,当M=0和1时分别进行加和减运算。将n个一位单元电路级联后，就成为完成n位的加/减逻辑电路，其中OV为溢出状态信号，如图2.1,3所示2。基本算术逻辑单元(ALU)对上述加减电路增加基本逻辑电路，就能完成基本的算术和逻辑运算。如图2.14所示为一位ALU及其符号，如图2.15所示为16位ALU,其中控制1为加减运算，控制2为选择算术、逻辑运算的功能。图2.14一位基本ALU及其符号常见题型及其解法与技巧题型一选择填空题例2.6原码加减交替除法又称为不恢复余数法，因此(A)不存在恢复余数的操作(B)当某一步运算不够减时，做恢复余数的操作(C)仅当最后一步余数为负时，做恢复余数的操作(D)当某一步余数为负时，做恢复余数的操作解：分析：在用原码加减交替法作除法运算时，商的符号位是由除数和被除数的符号位异或来决定的，商的数值是由除数、被除数的绝对值通过加减交替运算求得的。由于除数、被除数取的都是绝对值，那么最终的余数当然应是正数。如果最后一步余数为负，则应将该余数加上除数，将余数恢复为正数，称为恢复余数。答案：(C)；例2.7已知一个8位寄存器的数值为11001010,将该寄存器小循环左移一位后，结果为(A) 01100101;(B) 10010100;(C) 10010101;(D) 01100100;解：分析：小循环左移每次左移一位，最高位进入最低位和标志寄存器C位答案：(C);例2.8如果X为负数，由X补求卜X补是将(A) X补各值保持不变；(B) X补符号位变反，其它各位不变；(C) X补除符号位外，各位变反，未位加1;(D) X补连同符号位一起各位变反，未位加1;解：分析：不论X是正数还是负数，由凶补求-X补的方法是对X补求补，即连同符号位一起按位取反，末位加1。答案：(D);例2.9长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为(A)两者可表示的数的范围和精度相同；(B)前者可表示的数的范围大但精度低；(C)后者可表示的数的范围大且精度高；(D)前者可表示的数的范围大且精度高；解：(B);例2.10下列说法中正确的是(A)采用变形补码进行加减法运算可以避免溢出；(B)只有定点数运算才可能溢出，浮点数运算不会产生溢出；(C)定点数和浮点数运算都有可能产生溢出；(D)两个正数相加时一定产生溢出；解：(C);例2.11规格化的最小正数于非规格化的最小正数。解：大于；分析：当Es=1,Ms=0,尾数的最高位M1=1,其余各位为0时，该浮点数为规格k化的最小正数：规格化的最小正数=2-1M；而当Es=1,Ms=0,尾数的最低位Mn=1,其余各位为0时，该浮点数为最小正数=2-nX2-2 k显然，规格化的最小正数大于非规格化的最小正数。例2.12任何进位计数制都包含两个基本要素，即和。在8进制计数中，基数为,第i位上的位权是。解：基数；位权；8;8i;例2.13奇偶校验码可以发现位错，但是不能确定是哪位错，也不能发现位错。解：奇数；偶数；例2.14对短浮点数和长浮点数，当其尾数不为0时，其最高一位必定为,在将这样的浮点数写入磁盘时，不必给出该位，可去掉它，这种处理技术称为技术，目的是用同样多的能多保存一位二进制位。解：1;左移一位；隐藏位；尾数；题型二综合应用题例2.1假定X=0.0110011X211,Y=0.1101101X2-10(此处的数均为2进制)，(1)浮点数阶码用4位移码、尾数用8位原码表示(含符号位，规格化的)，写出该浮点数能表示的绝对值最大、最小的(正数和负数)数值；(2)写出X、Y的正确的浮点数表示；(3)计算X+Y;(4)计算XXY解：(1)最大的正数：0.1111111X27,最小的正数：0.1000000X27绝对值最大的负数0.1111111X27,绝对值最小的负数0.1000001X2-7(2) X浮：010101100110,Y浮：001101101101符号位阶码尾数符号位阶码尾数(3) X+Y=0.11011001101X2+010=0.1101101X2+010(4) XXY=0.10101101110111X2+000=0.1010111X2+000例2.2写出32位定点原码整数中能表示的最大正数，最小正数，最大负数和最小负数的机器数形式，并用十进制数表示其数值范围。解：最大正数：011111