TTL集成逻辑门的逻辑功能与参数测试

实验二 TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3 、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用四输入双与非门74LS20即在一块集成块内含有两个互相独立的 与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图21(a)、 (b)、(c)所示。arcd-flTR Icch它们的大小标志着器件静态功耗的大小。器件的最大功耗为PCCL= VcC CCLO手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。Iccl和ICCH测试电路如图2-2(a)、(b)所示。5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。注意:TTL电路对电源电压要求较严，电源电压VCc只允许在+ 5V 10% 的范围内工作，超过(a)Vcc(b)(c)TTL与非门静态参数测试电路图I iL和高电平输入电流IiH o I iL是指被测输入端接地，其(2) 低电平输入电流余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路 中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系 到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希 望I iL小些IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被 测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级 门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。I iL与Lh的测试电路如图2- 2(c)、(d)所示。(3) 扇出系数Nd扇出系数Nd是指门电路能驱动同类门的个数，它是衡量门电路负载能力 的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载， 因此有两种扇出系数，即低电平扇出系数N3L和高电平扇出系数Noh。通常liHVliL，则N0h Ndl，故常以Ndl作为门的扇出系数。血的测试电路如图2-3所示，门的输入端全部悬空，输出端接灌电流负 载RL，调节RL使I OL增大，Vol随之增咼，当VOl达到VoLm (手册中规定低电平规 范值0.4V)时的Iol就是允许灌入的最大负载电流，则Nol=上通常NOl8liL(4) 电压传输特性门的输出电压V。随输入电压Vi而变化的曲线V。= f(v i)称为门的电压传 输特性，通过它可读得门电路的一些重要参数，如输出高电平 Voh输出低电 平VOl、关门电平VOff、开门电平Vdn阈值电平Vt及抗干扰容限Vnl、Vnh等值。 测试电路如图2-4所示，采用逐点测试法，即调节FW,逐点测得V及Vo, 然 后绘成曲线。Vcca*5VlOLVolRw图2-3扇出系数试测电路图2 -4传输特性测试电路Vcc + 5V ?(5) 平均传输延迟时间tpdt pd是衡量门电路开关速度的参数,它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图2-5所示图2 5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟 时间为传输延迟特性(b) tpd的测试电路1tpd(tPdL - tpdH)tpd的测试电路如图2 5(b)所示，由于TTL门电路的延迟时间较小，直 接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个 与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的 A点为逻辑“ 1”，经过三级门的延迟后，使A 点由原来的逻辑“ 1”变为逻辑“ 0”；再经过三级门的延迟后，A点电平又重 新回到逻辑“ 1”。电路中其它各点电平也跟随变化。说明使 A点发生一个周 期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为+ Tt pd6TTL电路的tpd一般在10nS40nS之间。74LS20主要电参数规范如表2 1所示表2 1参数名称和符号规范值单位测试条件直流 参 数通导电源电流I CCLV 14mAVcc 5V，输入端悬空，输出端空载截止电源电流I CCHV 7mAVcc= 5V，输入端接地，输出端空载低电平输入电流I iLW 1.4mAVcc 5V，被测输入端接地，其他输入 端悬空，输出端空载高电平输入电流I iHV 50AVCc 5V，被测输入端 Vn 2.4V，其 他输入端接地，输出端空载。V 1mAVcc 5V，被测输入端 Vn 5V，其他 输入端接地，输出端空载。输出高电平VoH 3.4VVCc 5V，被测输入端 Vn 0.8V，其 他输入端悬空，1 oh 400 1 A输出低电平VolV 0.3vVcc 5V，输入端 Vn 2.0V，I ol 12.8mA。扇出系数Nd48v同Voh和VOl交 流 参 数平均传输延迟时间t pdW 20nsVcc 5 V，被测输入端输入信号：Vn 3.0V，f 2MHz二、实验设备与器件+5V直流电源2、逻辑电平开关逻辑电平显示器、直流数字电压表直流毫安表、直流微安表7、74LS20X 2、1K、10K电位器,200Q 电阻器(0.5W)四、实验内容在合适的位置选取一个14P插座，按定位标记插好74LS2 0集成块。1、验证TTL集成与非门74LS20的逻辑功能按图2 6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“ T,向下为逻辑“ 0”。门的输出端接由LED发光二极管组成的逻辑电平显示器(又称 01指示器)的显示插口， LED亮为逻辑“ 1”，不亮为逻辑“ 0”。按表2 2的真值表逐个测试集成块中 两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试 时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断 其逻辑功能是否正常。11 +5V14Ai BiCi Di图2-6与非门逻辑型備鴻试啤路2、74LS20主要参数的测试(1) 分别按图2 2、2 3、2 5(b)接线并进行测试，将测试结果记入表2 3中。表2 3I CCL(mA)I CCH(mA)I iL(mA)I OL(mA)No上I iLt pd = T/6(ns) 接图2 4接线，调节电位器 R,使Vi从OV向高电平变化，逐点测量Vi和vo的对应值，记入表2 4中表2-4V(V)00.20.40.60.81.01.52.02.53.03.54.0VO(V)五、实验报告1记录、整理实验结果，并对结果进行分析。2、画出实测的电压传输特性曲线，并从中读出各有关参数值。六、集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图2- 1所示。识别方法是：正对集成电路型号（如 74LS20）或看标记（左 边的缺口或小圆点标记），从左下角开始按逆时针方向以1 , 2, 3,依次排 列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端 Vcc 般排在 左上端，接地端GND-般排在右下端。如74LS20为14脚芯片，14脚为Vcc， 7脚为GND若集成芯片引脚上的功能标号为 NC则表示该引脚为空脚，与内 部电路不连接。七、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。2、电源电压使用范围为+ 4.5V+ 5.5V之间，实验中要求使用Vcg+5V。 电源极性绝对不允许接错。3、闲置输入端处理方法（1）悬空，相当于正逻辑“1”对于一般小规模集成电路的数据输入端， 实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此， 对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂 电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。（2）直接接电源电压VCc （也可以串入一只110KQ的固定电阻）或接至 某一固定电压（+ 2.4 V 4.5V）的电源上，或与输入端为接地的多余与非门 的输出端相接。（3）若前级驱动能力允许，可以与使用的输入端并联。4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R4.7 KQ时，输入端相当于逻 辑“ 1”。对于不同系列的器件，要求的阻值不同。5、输出端不允许并联使用（集电极开路门（OC）和三态输出门电路（3S）除 外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。6 、输出端不允许直接接地或直接接+ 5V电源，否则将损坏器件，有时为 了使后级电路获得较高的输出电平， 允许输出端通过电阻 R接至Vcc，一般取 R= 35.1 K Q o