多体交叉存储器设计-北京交通大学

计算机组成原理研究性教学多体交叉存储器设计北京交通大学一、多体交叉存储器概述多体交叉存储器，就是由多个 RAM 模块构成，每个模块有相同的容量和存 取速度，各模块有各自独立的地址寄存器、数据寄存器、地址译码器、驱动和读 写电路，它们能并行、交叉工作。CPU在一个周期内交叉访问每个 RAM，若存 储器由n个RAM构成，则存储器的工作速度可提高 n倍。它是在多总线结构的 计算机中，提高系统的吞吐率的最有效方法。具体优化原理： 每个存储体本身存取时间并不变， 但 CPU 在全过程中交叉访 问各个RAM，使n个RAM的存取过程可以同时进行，因此可以在一个存储时间 内写入n位，相当于提升n倍存取速度。二、设计内容及要求设计一个容量为 64KB 的采用低位交叉编址的 8 体并行结构存储器。画出 CPU 和存储芯片（芯片容量自定） 的连接图， 并写出图中每个存储芯片的地址范 围（用十六进制数表示） 。相关知识点：交叉存储器结构；存储器并行工作原理； 译码电路设计；地址、 数据和控制电路设计。、设计方案 单片存储芯片容量为 64KB/8 = 8KB ;地址线A0-A2作为片选信号，分别连3-8译码器的A、B、C端;地址线A3-A14作为块内地址，分别与各芯片相连；地址分配：RAM。：OOOOH、0008H、FFF8H;RAMi：0001H、0009H、FFF9H;RAM2：0002H、000AH、FFFAHRAM3：0003H、000BH、FFFBHRAM4：0004H、000CH、FFFCHRAMs：0005H、000DH、FFFDHRAM6：0006H、000EH、FFFEHRAM7：0007H、000FH、FFFFH。连接示意图：译码器使能端 Gi接5V电源，非使能端？?、?接MREQ