微机原理 组成

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第,1,章 微型计算机系统导论,1.3.1,硬件,存储器,运 算 器,控 制 器,CPU,芯片,接口,主机,输入设备,输出,设 备,微处理器：,微机的计算、控制中心，用来实现算术、逻辑运算以及其他操作，并对全机进行控制。,存储器：,用来存储可以提供微处理器直接运行的程序或处理的数据。,输入输出（,I/O,）：,接口芯片是微处理器与外部输入,/,输出设备之间的接口。,1.3.1,基于总线的微型计算机硬件系统,1.3.1,微型计算机系统的组成,目前最流行的实际微机系统组成：,主板机：,包括,CPU,，,CPU,外围芯片组、主存储器,RAM,，,BIOS,芯片与总线插槽,外部接口卡：,如显卡、声卡、网卡,外部设备：,如硬盘、光驱、显示器、打印机、键盘、调制解调器与鼠标,电源,等部件。,1.3.1,基于总线的微型计算机硬件系统,1.3.1,微型计算机系统的组成,到目前为止，计算机仍沿用,1940,年由,冯,.,诺依曼,首先提出的体系结构。其基本设计思想为：,以二进制形式表示指令和数据。,程序和数据事先存放在存储器中，计算机在工作时能够高速地从存储器中取出指令加以执行。,由运算器、控制器、存储器、输入设备和输出设备等五大部件组成计算机系统。,图,1.3,微型计算机硬件系统结构,地址总线,AB,定时电路,输入设备,输出设备,I/O,接口,ROM,RAM,数据总线,DB,控制总线,CB,微,处,理,器,(CPU),硬件系统结构：按总体布局的设计要求将各部件构成某个系统的联系方式。用,总线,将各个部件连接起来，面向系统的总线结构。,所谓,总线,，,是计算机中各功能部件间传送信息的公共通道，是微型计算机的重要组成部分。它们可以是带状的扁平电缆线，也可以是印刷电路板上的一层极薄的金属连线。所有的信息都通过总线传送。根据所传送信息的内容与作用不同，总线可分为三类：,地址总线,AB,(Address Bus),：,在对存储器或,I/O,端口进行访问时，传送由,CPU,提供的要访问存储单元或,I/O,端口的地址信息，以便选中要访问的存储单元或,I/O,端口，是单向总线。,数据总线,DB(Data Bus),：,从存储器取指令或读写操作数，对,I/O,端口进行读写操作时，指令码或数据信息通过数据总线送往,CPU,或由,CPU,送出，是双向总线。,控制总线,CB(Control Bus),：,各种控制或状态信息通过控制总线由,CPU,送往有关部件，或者从有关部件送往,CPU,。,CB,中每根线的传送方向是一定的，图,1.3,中,CB,作为一个整体，用双向表示。,1.3.2,微处理器,由,运算器、,控制器、,内部寄存器阵列,三部分组成,外部,DB,微处理器,(CPU),A,AR,PLA,PC,标志寄存器,ID,IR,DR,RA,至外部,CB,外部,AB,4001H E7H,4002H 34H,4003H A5H,4004H 62H,4005H 38H,存储器,地址 单元内容,ALU,内部数据总线,DB,I1,I2,O,1,运算器,运算器又称算术逻辑单元,ALU(Arithmetic Logic Unit),，,用来进行算术或逻辑运算以及移位循环等操作。参加运算的两个操作数,一个来自累加器,A(Accumulator),，,另一个来自内部数据总线,，可以是数据缓冲寄存器,DR(Data Register),中的内容，也可以是寄存器阵列,RA(Register Array),中某个寄存器的内容。计算结果送回累加器,A,暂存。,2.,控制器,控制器又称控制单元,CU(Control Unit),，,是全机的指挥控制中心。它负责把指令逐条从存储器中取出，经译码分析后向全机发出取数、执行、存数等控制命令，以保证正确完成程序所要求的功能。,(1),指令寄存器,IR(Instruction Register),：,用来存放从存储器取出的将要执行的指令码。当执行一条指令时，先把它从内存取到数据缓冲寄存器,DR,中，然后再传送到指令寄存器,IR,中。,(2),指令译码器,ID(Instruction Decoder),：,用来对指令寄存器,IR,中的指令操作码字段（指令中用来说明指令功能的字段）进行译码，以确定该指令应执行什么操作。,(3),可编程逻辑阵列,PLA(Programmable Logic Array),：,用来产生取指令和执行指令所需要的各种微操作控制信号，并经过控制总线,CB,送往有关部件，从而使计算机完成相应的操作。,3.,内部寄存器阵列,1),程序计数器,PC(Program Counter),程序计数器有时也被称为指令指针,IP(Instruction Pointer),。,它被用来存放下一条要执行指令所在存储单元的地址。,在程序开始执行前，必须将它的起始地址，即程序的第一条指令所在的存储单元地址送入,PC,。,当执行指令时，,CPU,将自动修改,PC,内容，以便使其保持的总是将要执行的下一条指令的地址。由于大多数指令是按顺序执行的，所以修改的办法通常只是简单地对,PC,加,1,。但遇到跳转等改变程序执行顺序的指令时，后继指令的地址（即,PC,的内容）将从指令寄存器,IR,中的地址字段得到。,2),地址寄存器,AR(Address Register),：,地址寄存器用来存放正要取出的指令的地址或操作数的地址。由于在内存单元和,CPU,之间存在着操作速度上的差异，所以必须使用地址寄存器来保持地址信息，直到内存的读,/,写操作完成为止。,在取指令时，,PC,中存放的指令地址送到,AR,，,根据此地址从存储器中取出指令。,在取操作数时，将操作数地址通过内部数据总线送到,AR,，,再根据此地址从存储器中取出操作数；在向存储器存入数据时，也要先将待写入数据的地址送到,AR,，,再根据此地址向存储器写入数据。,3),数据缓冲寄存器,DR(Data Register),数据缓冲寄存器用来暂时存放指令或数据。从存储器读出时，,若读出的是指令，经,DR,暂存的指令经过内部数据总线送到指令寄存器,IR,；,若读出的是数据，则通过内部数据总线送到运算器或有关的寄存器。,同样，当向存储器写入数据时，也首先将其存放在数据缓冲寄存器,DR,中，然后再经数据总线送入存储器。,可以看出，数据缓冲寄存器,DR,是,CPU,和内存、外部设备之间信息传送的中转站，用来补偿,CPU,和内存、外围设备之间在操作速度上存在的差异。,4),寄存器阵列,(Register Array),若干通用和专用的寄存器，其设置与微处理器型号有关。,5),累加器,A(Accumulator),累加器是使用最频繁的一个寄存器。在执行算术逻辑运算时，它用来存放一个操作数，而运算结果通常又放回累加器，其中原有信息随即被破坏。所以，顾名思义，累加器是用来暂时存放,ALU,运算结果的。显然，,CPU,中至少应有一个累加器。目前,CPU,中通常有很多个累加器。当使用多个累加器时，就变成了通用寄存器堆结构，其中任何一个既可存放目的操作数，也可以放源操作数。例如本书介绍的,80 x86,系列,CPU,就采用了这种累加器结构。,6),标志寄存器,FLAGS,（,Flag Register,）,标志寄存器有时也称为程序状态字,PSW(Program Status Word),。,它用来存放执行算术运算指令、逻辑运算指令或测试指令后建立的各种状态码内容以及对,CPU,操作进行控制的控制信息。标志位的具体设置及功能随微处理器型号的不同而不同。编写程序时，可以通过测试有关标志位的状态（,0,或,1,）来决定程序的流向。,1.4.3,存储器,这里介绍的存储器是指内存储器（又称为主存或内存）。它是,微型计算机的存储和记忆装置，用来存放指令、原始数据、中间结果和最终结果,。,在计算机内部，程序和数据都以二进制形式表示，,8,位二进制代码作为一个字节。为了便于对存储器进行访问，存储器通常被划分为许多单元，每个存储单元存放一个字节的二进制信息，每个存储单元分别赋予一个编号，称为地址。如图,1.5,所示，地址为,4005H,的存储单元中存放了一个八位二进制信息,00111000B,。,E7H,34H,A5H,F2H,38H,4001H,4002H,4003H,4004H,4005H,地址,指令或数据内容,0 0 1 1 1 0 0 0,图,1.5,内存单元的地址和内容,有关存储器的基本概念,1,位,(Bit),：,二进制信息的最小单位（,0,或,1,）,2,字节,(Byte),：,由,8,位二进制数组成，可以存放在一个存储单元中。是字的基本组成单位。,3,字（,Word,）：,计算机中作为一个整体来处理和运算的一组二进制数，是字节的整数倍。通常它与计算机内部的寄存器、算术逻辑单元、数据总线宽度相一致。每个字包括的位数称为计算机的字长，是计算机的重要性能指标。目前为了表示方便，常把一个字定义为,16,位，把一个双字定义为,32,位。,4,字长：,计量处理二进制代码位长的单位；表示计算机,数据总线上,1,次能够处理的信息的位数；如,8,位机，,16,位机，,32,位机等。,5,内存（主存）：,内存划分为很多个存储单元（称内存单元）。每个单元存放,1,个字节的二进制信息；表示数据或指令。,6,内存容量：,内存中存储单元的总数。取决于,地址线,的根数,。通常以字节为单位，,1024,（,2,10,）字节记作,1KB,，,2,20,字节记作,1MB,。,7,内存单元地址：,为了能识别不同的单元，每个单元都赋予一个编号，这个编号称之为内存单元地址。显然，各内存单元的地址与该地址对应的单元中存放的内容是两个完全不同的概念，不可混淆。,8,位,8,位,DB,00,单元,01,单元,.,FE,单元,地址,译码器,FF,单元,00,01,FE,FF,控制电路,从,CPU,来的读,/,写信号,来自于,CPU,的地址,8,位,AD,往返于,CPU,随机存储存储器,存储体,.,假定存储器由,256,个单元组成，每个单元存储,8,位二进制信息，即,256,8,位的读,/,写存储器,2.,存储器组成,2.,存储器组成,随机存储器由存储体、地址译码器、控制电路组成。,随机存储：,所有存储单元均可随机被访问，既可以读出也可以写入信息。,存储体：,若有,8,根地址线，存储单位为,2,8,=256,个单元，地址编号为,00H-FFH,（,0000,0000,-1111,1111,）,地址译码器：,接收来自,AB,送来的地址码，经译码器译码，选中相应的某个存储单元，从中读出信息或写入信息。,控制电路：,控制存储器的读,/,写操作。,3.,内存的操作,CPU,对内存的操作有两种：,读,或,写,。,读操作,是,CPU,将内存单元的内容读入,CPU,内部，而写操作是,CPU,将其内部信息送到内存单元保存起来。显然，,写操作,的结果改变了被写内存单元的内容，是破坏性的，而读操作是非破坏性的，即该内存单元的内容在信息被读出之后仍保持原信息不变。,从内存单元读出信息的操作过程如图,1.6(a),所示。假设将地址为,90H,的单元中的内容,10111010B(BAH),读入,CPU,，,其操作过程如下：（,1,）,CPU,经地址寄存器,AR,将要读取单元的地址信息,10010000B(90H),送地址总线，经地址译码器选中,90H,单元。（,2,）,CPU,发出“读”控制信号。（,3,）在读控制信号的作用下，将,90H,单元中的内容,10111010B(BAH),放到数据总线上，然后经数据缓冲寄存器,DR,送入,CPU,中的有关部件进行处理。,地,址,译,码,器,10101101B,00011010B,10111010B,00100010B,内容,地址,00H,01H,FFH,90H,AB,10010000B,来自,CPU,的写信号,00000000B,DB,地,址,译,码,器,10101101B,