组合逻辑电路的冒险现象

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,4.3 组合逻辑电路的冒险现象,冒险的概念,静态逻辑冒险,如何判断是否存在逻辑冒险,如何避免逻辑冒险,信号通过连线及集成门都有一定的延迟时间，多个输入信号发生变化时，也可能有先后快慢的差异。在输入信号变化的瞬间，输出端出现一些不正确的尖峰信号，称为,冒险现象,。,在组合电路中，如果输入信号变化前、后稳定输出相同，而在转换瞬间有冒险，称为,静态冒险,。,如果在得到最终稳定输出之前，输出发生了三次变化，即中间经历了暂态,0,-,1,或,1,-,0,（输出序列为,1,-,0,-,1,-,0,或,0,-,1,-,0,-,1,）这种冒险称为,动态冒险,。,冒险的概念,静态逻辑冒险,例4,-,12分析如图,4,-,3,-,1(,a,),所示的组合电路，当输入信号,abc,由000变化到010及,abc,由000变化到110时的输出波形。,1,&,&,a,b,c,F,1,1,1,0,1,0,0,0,00,01,11,10,0,1,ab,c,Y,1,Y,2,b,1,2,(,a,),(,b,),图,4,-,3,-,1,例,4,-,12,逻辑图和卡诺图,解,(1)当输入信号,abc,由000变化到010时，在稳定状态下输出保持为1。若,t,pd2,t,pd1,，则在输出波形F=1中出现短暂的0，这就是静态0冒险，如图4,-,3,-,2。,b,b,Y,2,Y,1,F,图,4,-,3,-,2,门延迟产生冒险,(2)当输入信号,abc,由000变化到110时，在稳定状态下，输出保持为1。假设,b,信号滞后于,a,信号,t,d,时间，并忽略门的延迟，则在输出信号中也会出现静态0冒险，如图4,-,3,-,3。,Y,2,Y,1,F,a,b,t,d,图,4,-,3,-,3,多个输入信号变化时产生冒险举例,结论：,静态逻辑冒险仅仅发生在输入信号变化的瞬间，而在输入稳定的状态下是不会发生的。但是，输入信号发生变化的瞬间，并不一定会发生静态冒险。,例如，当输入信号,abc,由000变化到010时，若,t,pd2,t,pd1,，则输出信号稳定1中不会出现0毛刺。,发生静态冒险有两种情况：,当有输入变量,A,和,A,通过不同的传输路径到输出端时，那么当输入变量,A,发生突变时，输出端有可能产生静态逻辑冒险。,如何判断是否存在逻辑冒险,当有两个或两个以上输入变量发生变化时，输出端有可能产生静态逻辑冒险。,对于这种静态逻辑冒险，可以根据逻辑函数表达式来判断。若,p,(,p,2)个输入变量发生变化，如果由不变的(,n,-,p,)个输入变量组成的乘积项，不是该逻辑函数表达式中的乘积项或者多余项，则该,p,个变量发生变化时，就有可能产生静态逻辑冒险。,1,&,&,c,d,d,F,1,1,1,0,1,1,00,01,11,10,00,ab,cd,Y,1,Y,2,b,1,2,图,4,-,3,-,5,例,4,-,13,卡诺图,&,c,Y,3,a,3,图,4,-,3,-,4,例,4,-,13,逻辑电路,1,1,1,1,1,1,01,11,10,(1)当,abcd,由0100变化到1101时，变量,a,、,d,发生变化，由不变的变量,b,、,c,组成的乘积项,bc,不是函数的乘积项或多余项，因此可能产生静态逻辑冒险。,若,d,先于,a,变化，则变化路径如图中所示,；反之则为路径,。显然所经历的过渡状态不同，因此有静态冒险的可能。,4,(2)当,abcd,由0111变化到1110时，变量,a,、,d,发生变化，由不变的变量,b,、,c,组成的乘积项,bc,是函数的多余项，因此不会发生由于变量变化的先后而产生的静态冒险。如图中路径,、,，过渡状态完全相同。,3,2,如何避免逻辑冒险,修改逻辑设计,通过,F,=,AB,+,AC,+,BC,，增加多余项,BC,，以消除由于,A,变化而引起的逻辑冒险。因为当,B,=1、,C,=1,时，存在,F,=,A,+,A,情况，由于增加了,BC,项，不论,A,如何变化，,BC,项始终为,1,，输出始终为,1,，输出不会出现逻辑冒险。由于,BC,为多余项，此方法又称为,增加多余项法。,1,&,&,c,d,d,F,b,&,c,a,图,4,-,3,-,6,增加与门消除逻辑冒险,&,&,a,b,c,b,&,d,a,C,f,例如图4,-,3,-,6所示电路。,输出加滤波电容,&,&,1,F,.,1,1,&,F,&,&,1,F,&,&,&,F,.,1,1,1,F,F,&,&,&,1,图,4,-,3,-,7,采用取样方法消除冒险,通过滤波电容滤除输出端的毛刺信号。,