chapter3 MOSFET物理结构 part2

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,VLSI,设计导论,第,3,章,CMOS,集成电路的物理结构,本章概要,集成电路工艺层,MOSFET,CMOS,工艺层,FET,阵列设计,3.3 CMOS,工艺层,晶体管层,p,衬底,n,阱,n+,p+,栅氧化层,多晶硅栅,场氧,(FOX),侧视图,顶视图,3.3 CMOS,工艺层,晶体管层,p,衬底,n,阱,n+,p+,栅氧化层,多晶硅栅,场氧,(FOX),厚,SiO2,，用于隔离,相邻的,MOSFET,侧视图,顶视图,3.3 CMOS,工艺层,互连层,一层氧化层,Ox1,一层互连,Metal1,接触孔：实现,Metal1,和,FET,的电连接,二层氧化层,Ox2,二层互连,Metal2,通孔,Via,：实现,Metal1,和,Metal2,的电连接,三层氧化层,Ox3,侧视图,顶视图,（与上图,不对应）,3.4 FET,阵列设计,2,个,nFET,串联,两个串联的,nFET,（有,1,个,n+,区被共享）,电路图,表面视图,侧视图,3.4 FET,阵列设计,3,个,nFET,串联,三个串联的,nFET,（有,2,个,n+,区被共享）,技巧：能共用的区域一定要共用，共用,n+,或,p+,区优先于共用栅区,电路图,表面视图,3.4 FET,阵列设计,2,个,nFET,并联,两个并联的,nFET,方案,1,：有,1,个,n+,区被共享，有源区面积较小，但互连线较长,原理图的画法最好与版图相对应,电路图,表面视图,3.4 FET,阵列设计,2,个,nFET,并联,方案,2,：,n+,区全部被分开，有源区面积较大，但互连线较短,电路图,表面视图,3.4 FET,阵列设计,反相器,:,方案,1,3.4 FET,阵列设计,非门,:,方案,2,3.4 FET,阵列设计,物理设计的目标之一：整个芯片面积最小,两个独立非门相邻,共享电源、共享地,Two NOT gates that share power supply and ground.,两个反相器串联,共享电源、地、源、漏,3.4 FET,阵列设计,反相器串联,3.4 FET,阵列设计,传输门,带反相驱动器的传输门,3.4 FET,阵列设计,传输门,Layout of a transmission gate with a driver,3.4 FET,阵列设计,NAND2,NAND2 layout,3.4 FET,阵列设计,NOR2,NOR2 gate design,NAND2-NOR2 Layout Comparison,3.4 FET,阵列设计,NOR3/NAND3,3.4 FET,阵列设计,3.4 FET,阵列设计,3.4 FET,阵列设计,实例,1,和,2,的对比,逻辑对偶,版图对称,A general 4-input AOI gate,3.4 FET,阵列设计,3.4 FET,阵列设计,3.4 FET,阵列设计,3.4 FET,阵列设计,基本规则,图形和阵列尽量规则，避免采用多边形，以便得到最大的密度,n+,、,p+,和栅能共享则共享,电源、地线一般采用水平方向的金属线，置于布局布线区的上、下方,作业,P82 10,、,13,、,14,、,15,、,16,、,18,