第七章半导体存储器1教材课件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第七章 半导体存储器,学习要点：,介绍各种半导体存储器的工作原理和使用方法,只读存储器(,ROM、PROM、EPROM,和快闪存储器),随机存储器（,DRAM、SRAM）,存储器容量的扩展及用存储器设计组合逻辑电路的概念,第七章 半导体存储器学习要点：,1,7.4 存储器容量的扩展,7.3 随机存储器（,RAM）,7.2 只读存储器（,ROM）,7.1 概述,7.5 用存储器实现组合逻辑函数,第七章 半导体存储器,7.4 存储器容量的扩展 7.3 随机存储器（RAM,2,7.1 概 述,半导体存储器是能存储大量二值信息的半导体器件。,从存、取功能上分为,衡量存储器性能的重要指标：,存储容量和存取速度。,只读存储器（,ROM）,优点：电路结构简单，断电后数据不丢失,缺点：只适用于存储固定数据的场合,随机存储器（,RAM）,从制造工艺上分为,双极型,MOS,型,功耗低，集成度高，适于制作大容量的存储器,DRAM:,结构简单，集成度高，速度低,SRAM:,集成度低,，,速度高,7.1 概 述 半导体存储器是能存储大量,3,7.2 只读存储器（,ROM）,7.2.1 掩模只读存储器(,ROM),退出,7.2.2 可编程只读存储器(,PROM),7.2.3 可擦除的可编程只读存储器(,EPROM),7.2 只读存储器（ROM）7.2.1 掩模只读存储器,4,存储容量字线数位线数2,n,b（,位）,存储单元地址,将输入的地址代码译成相应的控制信号，利用控制信号从存储矩阵中选出指定的单元，并把其中的数据送到输出缓冲器,有许多存储单元（二极管、双极型三极管或,MOS,管,）,排列组成。每个单元存放,1,位二值代码（,0或1,）。每一组存储单元有一个对应的地址代码。,能提高存储器的带负载能力，实现对输出状态的三态控制，以便与系统的总线联接,7.2.1 掩模只读存储器(,ROM),存储容量字线数位线数2nb（位）存储单元地址将输入的,5,地 址,数 据,A,1,A,0,D,3,D,2,D,1,D,0,0,0,0,1,1,0,1,1,0,1 0,1,1,0 1,1,0,1 0,0,1,1 1,0,地址线,位线,字线与位线的每个交叉点都是一个存储单元。交点处接有二极管相当于存,1,，没接二极管时相当于存,0,。,交叉点的数目=存储单元数，存储容量,=(字数),(位数),用二极管制作的,ROM,W,0,W,1,W,2,W,3,二极管与门阵列,译码器,二极管或门阵列,编码器,字线,地 址数 据A1 A0D3 D2 D1 D00,6,用,MOS,工艺制作的,ROM,用,N,沟道增强型,MOS,管代替二极管。字线与位线的每个交叉点处接有,MOS,管相当于存1，没接,MOS,管时相当于存0。,注：接有,MOS,管的位线由于,MOS,管导通为低电平，经反相缓冲器输出为高电平。,用,MOS,管构成的存储矩阵,用MOS 工艺制作的ROM 用N沟道增强型MOS管代替二极管,7,44位,ROM,地址译码器,存储体,44位ROM地址译码器存储体,8,存储内容,未连接的或门,对于给定的地址，,相应一条字线输出高电平，,与该字线相连接的或门输出为,1,，,输出为,0,。,存储内容未连接的或门 对于给定的地址，相应一条字线输出高电平,9,A,1,=0,A,0,=0,W,0,=1,W,1,=0,W,2,=0,W,3,=0,D,3,=1,D,1,=1,D,0,=1,D,2,=0,A1=0W0=1W1=0W2=0W3=0D3=1D1=1D0,10,A,1,=0,A,0,=1,W,0,=0,W,1,=1,W,2,=0,W,3,=0,D,3,=0,D,1,=0,D,0,=1,D,2,=1,A1=0W0=0W1=1W2=0W3=0D3=0D1=0D0,11,A,1,=1,A,0,=0,W,0,=0,W,1,=0,W,2,=1,W,3,=0,D,3,=1,D,1,=0,D,0,=0,D,2,=1,A1=1W0=0W1=0W2=1W3=0D3=1D1=0D0,12,A,1,=1,A,0,=1,W,0,=0,W,1,=0,W,2,=0,W,3,=1,D,3,=0,D,1,=1,D,0,=1,D,2,=1,A1=1W0=0W1=0W2=0W3=1D3=0D1=1D0,13,ROM,的简化画法,地址译码器产生了输入变量的全部最小项,存储体实现了有关最小项的或运算,与阵列固定,或阵列可编程,连接,断开,ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实,14,熔丝型,PROM,的存储单元,7.2.2 可编程只读存储器(,PROM),出厂时所有存储单元都存入1。,编程时先输入地址代码，找出要写入0的单元地址。然后使,V,CC,和选中的字线提高到编程所需要的高电平，同时在编程单元的位线上加入编程脉冲(幅度约20,V，,持续时间约几微秒)，此时写入放大器,A,W,的输出为低电平，低内阻状态，熔丝熔断。,PROM,的内容一经写入，就不能修改。,PROM,管的结构原理图,熔丝型PROM的存储单元7.2.2 可编程只读存储器(PRO,15,7.2.3 可擦除的可编程只读存储器(,PROM),一、,EPROM(UVEPROM),采用叠栅注入,MOS,管,（,SIMOS,）制作的存储单元,控制栅,G,C,用于控制读出和写入。,浮置栅,G,f,用于长期保存注入电荷。,1.,浮置栅上未注入电荷以前，在控制栅上加入正常高电平电压，能够使漏,源之间产生导电沟道，,SIMOS,导通。,2.,浮置栅上注入负电荷以后，必须在控制栅上加入更高电压才能抵消注入电荷的影响而形成导电沟道，因此在栅极加上正常的高电平信号时,SIMOS,不会导通。,EPROM,具有和录音带相似的,特点：,一方面，在停电以后，,信息可长期保存；,另一方面，当不需这些信息时，,又可擦去重写。,用紫外线照射进行擦除的,UVEPROM、,用电信号擦除的,E,2,PROM,和快闪存储器(,Flash Memory)。,7.2.3 可擦除的可编程只读存储器(PROM)一、EPRO,16,浮栅上的电荷无放电通路，没法泄漏。,用,紫外线照射,芯片上的玻璃窗，则形成光电电流，把栅极电子带回到多晶硅衬底，,SIMOS,管恢复到初始的导通状态。,浮栅上的电荷无放电通路，没法泄漏。用紫外线照,17,第七章半导体存储器1教材课件,18,二、,E,2,PROM,（电信号可擦除的可编程,ROM,）,前面研究的可擦写存储器的缺点是要擦除已存入的信息必须用紫外光照射一定的时间，因此不能用于快速改变储存信息的场合，用隧道型储存单元制成的存储器克服了这一缺点，它称为电可改写只读存储器,E,2,PROM,，即电擦除、电编程的只读存储器。,它与叠栅型管的不同在于浮栅延长区与漏区,N,之间的交叠处有一个厚度约为,80,埃的薄绝缘层，称为隧道区。,浮栅隧道氧化层,MOS,管,存储管,选通管,二、E2PROM（电信号可擦除的可编程ROM）,19,三、快闪存储器（,Flash Memory,）,闪速存储单元去掉了隧道型存储单元的选择管，它不像,E,2,PROM,那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。,因此，闪速存储单元比隧道型存储单元的芯片结构更简单、更有效，使用闪速存储单元制成的,PLD,器件密度更高。,三、快闪存储器（Flash Memory）,20,闪速存储单元又称为,快擦快写存储单元。,Flash,工作原理类似于叠栅型存储单元，但有两点不同之处：,1.,闪速存储单元源极的区域,S,n+,大于漏极的区域,D,n+,，两区域不是对称的，使浮栅上的电子进行分级双扩散，电子扩散的速度远远大于叠栅型存储单元；,2.,叠栅存储单元的浮栅到,P,型衬底间的氧化物层约,200,埃左右，而闪速存储单元的氧化物层更薄，约为,100,埃。,快闪存储器中的叠栅,MOS,管,快闪存储器的存储单元,字线,位线,W,i,B,j,V,SS,G,c,D,S,闪速存储单元又称为快擦快写存储单元。Flash工作原理类似于,21,利用雪崩击穿的方法使浮栅充电,(a),读出状态,字线,位线,W,i,B,j,V,SS,G,c,D,S,+5V,0V,若浮置栅上没有充电，位线上输出低电平；,若浮置栅上充有负电荷，位线上输出高电平；,+12V,(b),写入（写,1,）状态,字线,位线,W,i,B,j,V,SS,G,c,D,S,+6V,0V,利用隧道效应完成,(c),擦除,（写,0,）,状态,字线,位线,W,i,B,j,V,SS,G,c,D,S,0V,+12V,利用雪崩击穿的方法使浮栅充电(a)读出状态字线位线W,22,7.3 随机存储器（,RAM）,特点：,工作时可以随时从任何一个指定地址读出数据，,静态随机存储器(,SRAM),优点：,读、写方便，使用灵活。,缺点：,一旦停电，所存储的数据将随之消失。,也可以随时将数据写入任何一个指定的存储单元中。,动态随机存储器(,DRAM),7.3 随机存储器（RAM）特点：工作时可以随时从任何一个,23,7.,3,随机存储器（,RAM）,7.,3.1,静态随机存储器(,SRAM),退出,7.,3.2,动态随机存储器(,DRAM),7.3 随机存储器（RAM）7.3.1 静态随机存储器,24,CS,R/W,由大量存储单元,构成的矩阵,用以决定访问,哪个字单元,读出及写入,数据的通道,用以决定芯,片是否工作,用以决定对,被选中的单元,是读还是写,7.3.1 静态随机存储器(,SRAM),一、,SRAM,的结构和工作原理,CS R/W由大量存储单元用以决定访问读出及写入用以决定,25,地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。,2564,RAM,存储矩阵中，256个字需要8位地址码,A,7,A,0,。,其中高3位,A,7,A,5,用于列译码输入，低5位,A,4,A,0,用于行译码输入。,A,7,A,0,=00100010,时，,Y,1,=1、X,2,=1，,选中,X,2,和,Y,1,交叉的字单元。,01000,1 0 0,存储单元,1024个存储单元排成,32行32列的矩阵,地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码,26,1024,4,位,RAM（2114）,的结构框图,A,0,A,1,A,2,A,9,A,3,A,4,A,5,A,6,A,7,A,8,I/O,0,I/O,1,I/O,2,I/O,3,CS,R/W,1024 4位RAM（2114）的结构框图A0 A,27,MOS,管可以工作于静态，也可以工作于动态，而双极型管单元大多工作于静态。,二、,SRAM,的静态存储单元,六管,NMOS,静态存储单元,RAM,中的存储单元可由双极型管组成，也可由,MOS,管组成。,T,1,、,T,2,、,T,3,及,T,4,构成,SR,锁存器,T,5,及,T,6,是行选（门控）,管，是一行中公用的,字线,T,7,及,T,8,是列选管，,是一列公用的,列地址译码,器的输出,MOS管可以工作于静态，也可以工作于动态，而,28,MOS,管可以工作于静态，也可以工作于动态，而双极型管单元大多工作于静态。,二、,SRAM,的静态存储单元,六管,NMOS,静态存储单元,RAM,中的存储单元可由双极型管组成，也可由,MOS,管组成。,0,1,1,1,数据读出,MOS管可以工作于静态，也可以工作于动态，而双极型管,29,MOS,管可以工作于静态，也可以工作于动态，而双极型管单元大多工作于静态。,六管,NMOS,静态存储单元,二、,SRAM,的静态存储单元,RAM,中的存储单元可由双极型管组成，也可由,MOS,管组成。,0,0,当使能为低电平，写也为,低电平时，三态门,A,2,将输,入数据,D,i,通过,T,7,、,T,5,作用,于,T,3,栅极，同时将,D,i,的互,补值通过,T,8,及