第9章组合逻辑电路

,第,9,章 组合逻辑电路,9.,数字电路,第,9,章 组合逻辑电路,9.1,逻辑关系,9.2,逻辑门电路,9.3,逻辑函数的表示及其化简,9.4,组合逻辑电路的分析与设计,9.5,常用的集成组合逻辑电路,数字电路和模拟电路相比有以下几个主要不同点：,（,1,）数字电路中的信号在时间上是离散的脉冲信号，,而模拟电路中的信号是随时间连续变化的信号。,（,2,）数字电路所研究的是电路的输入，输出之间的逻,辑关系，而模拟电路则是研究电路的输入输出之,间的大小和相位等问题。,（,3,）在两种电路中，晶体管的工作状态不同。数字电,路中晶体管工作在开关状态，也就是交替地工作,在饱和与截止两种状态，而在模拟电路中晶体管,多工作在放大状态。,1,9.1,逻辑关系,E,A,B,C,Y,1.,与逻辑关系：,当决定事件的各个条件全部具备之后，,事件才会发生。,9.1.1,三种基本逻辑关系,A,B,C,Y,&,与门逻辑符号,口诀,：有,0,出,0,，全,1,出,1,逻辑式,Y = ABC,1,A,B,C,Y,0,0,0,0,0,0,0,0,0,0,0,1,1,1,1,0,0,0,0,1,1,1,1,0,1,0,1,0,1,0,1,1,与门真值表,2.,或逻辑关系：,当决定事件的各个条件中有一个或一个以上,具备之后，事件就会发生。,1,0,1,1,1,1,1,1,Y,A,B,C,0,0,0,0,1,1,1,1,0,0,0,0,1,1,1,1,0,1,0,1,0,1,0,1,或门真值表,逻辑式,Y=A+B+C,口诀,：有,1,出,1,，全,0,出,0,A,B,C,Y,或门逻辑符号,Y,A,B,C,1,1,E,E,Y,3.,非逻辑关系,：,决定事件的条件只有一个，当条件具备时，,事件不会发生，条件不存在时，事件发生。,逻辑式,Y,=,A,A,R,A,Y,0,0,1,1,非门真值表,A,Y,非门逻辑符号,1,口诀,：有,0,出,1,，有,1,出,0,1,1.,与门和非门构成与非门,2.,或门和非门构成或非门,A,B,C,1,1,Y,3.,与或非门,A,B,C,1,Y,&,A,B,C,Y,&,口诀：,有,0,出,1,，全,1,出,0,口诀：,有,1,出,0,，全,0,出,1,Y,=,ABC,Y,=,A+B+C,Y,=,AB+CD,A,B,C,D,Y,&,1,1,Y,A,B,C,1,9.1.2,复合逻辑关系,4.,异或门,Y=A,B,=AB +AB,5.,同或门,真值表,=A,B,Y=A B =A,B +AB,=A,B,A,B,Y,=1,A,B,=,Y,A B Y,0 0,0 1,1 0,1 1,0,1,1,0,A B Y,0 0,0 1,1 0,1 1,1,0,0,1,1,9.1.2,复合逻辑关系,9.1.2,复合逻辑关系,任何复杂的逻辑关系都可由三种基本逻辑关系组合而成，常用的逻辑关系有与非、或非、与或非、异或、同或等等。,名 称,逻辑表达式,逻辑符号,功能说明,与门,Y,=,A,B,输入全,1,，输出为,1,输入有,0,，输出为,0,或门,Y,=,A,+,B,输入有,1,，输出为,1,输入全,0,，输出为,0,非门,输入为,1,，输出为,0,输入为,0,，输出为,1,表,9.1.4,常用逻辑关系及其门电路符号,&,A,B,Y,1,A,B,Y,1,A,Y,1,名 称,逻辑表达式,逻辑符号,功能说明,与非门,输入有,0,，输出为,1,输入全,1,，输出为,0,或非门,输入有,1,，输出为,0,输入全,0,，输出为,1,异或门,输入相异，输出为,1,输入相同，输出为,0,同或门,=,A,B,输入相同，输出为,1,输入相异，输出为,0,与或非门,相与有,1,，输出为,0,相与全,0,，输出为,1,&,A,B,Y,1,A,B,Y,=1,A,B,Y,=,A,B,Y,&,A,B,Y,1,C,D,1,9.2.1,分立元件门电路,1.,二极管与门电路,+,12V,A,B,C,D,A,设,u,A,=,0,u,B,=,u,C,=,3V,则,D,A,优先,导通,u,Y,= 0.3V,Y= 0,u,Y,=0.3V,Y,D,B,、,D,C,截止,9.2,逻辑门电路,R,设二极管管压降为,0.3,伏,D,B,D,C,2,设,u,A,=,u,B,=,u,C,= 0,D,A,、,D,B,、,D,C,均导通,Y= 0,u,Y,= 0.3V,+,12V,A,B,C,D,A,Y,R,D,B,D,C,u,Y,=0.3V,2,1.,二极管与门电路,设,u,A,=,u,B,=,u,C,= 3V,u,Y,= 3.3V,D,A,、,D,B,、,D,C,均导通,Y= 1,u,Y,=3.3V,与门工作波形,A,Y,B,+,12V,A,B,C,D,A,Y,R,D,B,D,C,Y=A,B,C,A,B,C,Y,&,由以上分析可知：,只有当,A,、,B,、,C,全为,高电平时，输出端才,为高电平。恰好符合,与门的逻辑关系。,2,1.,二极管与门电路,设,u,A,= 3.3V,，,u,B,=,u,C,= 0.3V,则,D,A,导通,u,Y,=,3.3,0.3,=,3V,D,B,、,D,C,截止,D,A,12V,Y,A,B,C,D,B,D,C,u,Y,=3V,2,.,二极管或门电路,R,Y,=,1,2,D,A,Y,A,B,C,D,B,D,C,设,u,A,=,u,B,=,u,C,= 3.3V,D,A,、,D,B,、,D,C,均导通,u,Y,=3V,u,Y,= 3V,R,12V,Y,=,1,2,.,二极管或门电路,2,或门工作波形,A,Y,B,D,A,Y,A,B,C,D,B,D,C,设,u,A,=,u,B,=,u,C,=,0.3V,D,A,、,D,B,、,D,C,均导通,u,Y,= 0V,u,Y,=,0,V,，,R,12V,Y,= 0,2,.,二极管或门电路,2,D,A,Y,A,B,C,D,B,D,C,Y= A+B+C,由以上分析可知：,只有当,A,、,B,、,C,全为,低电平时，输出端才,为低电平。符合或门,的逻辑关系。,R,Y,A,B,C,1,12V,2,.,二极管或门电路,2,目前国产的,TTL,电路共有五个系列：,T1000,、,CT2000,、,CT3000,、,CT4000,和,CT000,，,CT000,又分,为中速系列和高速系列。,CT1000,系列是标准,TTL,系列，相当于国际,SN54/74,系列。,CT2000,系列是高速,TTL,系列，相当于国际,SN54H/74H,系列。这两个系列都是采用晶体管过驱动基极电流，以使晶体管工作于深度饱和区，从而增加了电路从饱和到截止的时间，延长了平均延迟时间,t,pd,。,CT3000,系列是肖特基,TTL,系列，相当于国际,SN54S/74S,系列。,CT4000,系列是低功耗肖特基,TTL,系列，相当于国际,SN54LS/74LS,系列。,9.2.2,TTL,集成门电路,2,T,1,等效电路,+5V,A,B,C,R,1,B,1,C,1,2,1.,工作原理,C,1,+5V,A,B,C,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,Y,B,1,9.2.2.1,TTL,与非门电路,TTL,与非门,由,5,个晶体管和,5,个电阻构成。,T1,为多发射极晶体管，,在电路中起着与门的作用。,+5V,A,B,C,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,u,o,(Y),设,u,A,= 0.3V,则,V,B1,= 0.3,+,0.7=,1V,R,L,u,o,= 5,U,BE3,U,BE4,U,R2,= 5, 0.7 0.7,= 3.6V,Y= 1,拉电流,V,B1,=1V,u,o,=3.6V,T,2,、,T,5,截止,T,3,、,T,4,导通,设,A= 0,（,小,）,+5V,A,B,C,R,1,B,1,C,1,2,u,o,= 0.3V,+5V,A,B,C,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,u,o,(Y),设,u,A,=,u,B,=,u,C,=3.6V,，输入端全部是高电平，,V,B1,升高，足以使,T,2 ,T,5,导通，,u,o,=0.3V,Y=,0,。且,V,B1,=2.1V,，,T,1,发射结全部反偏。,V,C2,=,V,CE2,+,V,BE5,=,0.3,+,0.7=,1V,，使,T,3,导通，,T,4,截止。,灌电流,T,1,R,1,+,U,CC,V,B1,=2.1V,V,C2,=1V,设,A,=,B,=,C,=,1,2,由以上分析得到结论,当输入端,A,、,B,、,C,均为高电平时,输出端,Y,为低,电平。当输入端,A,、,B,、,C,中只要有一个为低电平，,输出端就为高电平,正好符合与非门的逻辑关系。,Y=ABC,A,B,C,Y,&,2,有,0,出,1,，全,1,出,0,u,o,/,(,V,),u,i,/(V),U,OH,U,OL,U,OFF,U,ON,U,IL,U,IH,O,U,NL,U,NH,2. TTL,与非门的电压传输特性,U,IH,输入高电平,U,IL,输入低电平,U,OH,输出高电平,U,OL,输出低电平,U,ON,开门电平,U,OFF,关门电平,U,NH,高电平抗干扰容限,U,NL,低电平抗干扰容限,“1”,u,o,u,i,&,U,T,阈值电压,N,0,扇出系数,2,3.,TTL,与非门组件,TTL,与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。,7400,组件包含,四个两输入端,与非门。,+,U,CC,14 13 12 11 10 9 8,1 2 3 4 5 6 7,地,7400,&,&,&,&,2,（,2,）应用举例,门电路的控制作用,A,B,Y,（,b,）,&,A,B,Y,（,a,）,将输入端,A,作为控制端，,在输入端,B,加入脉冲序列，,由输出端,Y,的波形可见,只,有当,A,=1,时,输入信号,B,才,能通过与非门到达输出端,即与非门控制端加高电平,时，门电路被开启，加低,电平时，门电路被封。,2,E,V,B1,=1V,E=0,时,，,V,B1,= 1V,，,T,2,、,T,5,截止,；,二极管,D,导通，使,V,B3,1V,，,T,3,导通,、,T,4,截止,，,输出端开路,E=1,时，二极管,D,截止，,Y = AB,，同,TTL,与非门。,+5V,A,B,T,1,R,1,R,2,T,2,T,3,T,4,T,5,R,3,R,5,R,4,Y,D,V,B3,=1V,（,Y,为高阻状态,）,2,9.2.2.2,三态输出门电路,1.,结构和,工作原理,A B,&,E,A B,&,E,A B,&,E,A B,&,E,A,B,Y,&,E,三态与非门,逻辑符号,E,为控制端且高电平有效，,即,E=1,时，同,TTL,与非门，,Y=AB,；,E=0,时，输出端,为高阻状态。,E,为控制端且低电平有效，,即,E=0,时，同,TTL,与非门，,Y=AB,；,E=1,时，输出端,为高阻状态。,用三态门接成总线结构,A,B,Y,&,E,A,1,E,Y,三态非门,2,2.,类型,单向总线,E = 1,时，,Y = D,1,E = 0,时，,D,2,= Y,双向总线,1,G,1,E,1,A,1,1,G,2,E,2,A,2,1,G,3,E,3,A,3,总线,Y,2,3.,三态门的应用,总线,1,G,1,E,D,1,1,D,2,Y,G,2,9.2.2.3,集电极开路门（,OC,门）,Y,&,A,B,C,R,+,U,+5V,R,1,Y,T,5,R,3,R,2,A,B,C,T,2,T,1,(a),内部电路结构,(b),逻辑符号,它与典型与非门电路的差别在于去掉了由,T,3,、,T,4,组成的复合管，而且,T,5,的集电极是开路的。在使用时必须外接电阻,R,和外接电源,+,U,。只要,R,和,U,的数值合适，就可保证,OC,门输出具有合适的高低电平和负载电流。,几个,OC,门的输出端可以直接连在一起，实现线与的,功能。所谓“线与”是实现几个门电路输出端相与的功能。即,Y,=,Y,0,Y,1,Y,n,2,B,Y,0,&,A,D,Y,1,&,C,+U,R,Y,右图为两个,OC,与非门线与的情况。其输出为,利用,OC,门必须外接电阻,R,和电源,+,U,的特点，可用,OC,门,直接驱动小电流负载。,集电极开路结构还可以用于,制作驱动高电压、大电流负载的,门电路。例如：驱动发光二极管,LED,等显示器件或直流,12V 24V,的继电器等。,注意：普通的,TTL,门电路的输出端不允许直接相连。,2,小结：,TTL,与,CMOS,门电路的比较,项目,电源,电压,电平,平均,功耗,带负载能力,抗干扰能力,TTL,门,+5V,1 ,+3V,0,0.3,V,220mW,8,个门,较差,CMOS,门,+3,V,+18V,1 ,V,DD,0 0,V,50 nW,50,个门,很强,门电路,在,U,DS,= 0,时，栅源电压与栅极电流的比值，,其值很高，通常可达,10,8, 10,15,。,场效应管,直流输入电阻,R,GS (DC),2,9.3.1,逻辑代数的基本运算规则及定理,1.,基本运算规则,与,：,0,0 = 0,1 = 1,0 1,1 = 1,或,：,0 + 1 = 1 + 0 = 1 + 1 0 + 0 = 0,非,：,0 = 1 1 = 0,2.,逻辑代数的基本定律,推论,：,A+0 =A A+1=1 A,0 = 0,A = 0 A,1=A,A+A=1 A+A=A A,A = 0 A,A = A A = A,交换律,：,A+B = B+A A,B = B,A,结合律,：,A+(B+C) = (A+B)+C A,(B,C) = (A,B),C,分配律,：,A(B+C) = A,B+A,C A+B,C = (A+B),(A+C),反演定理,：,A,B = A+B,A+B,=,A,B,吸收规则,：,A+AB = A+B,AB+AC+BC = AB+AC,9.3,逻辑函数的表示及其化简,3,2.,逻辑代数式,1.,逻辑图,Y= BC+A,9.3.2,逻辑函数的表示方法,3.,真值表,不同组合状态下所对应的输出变量的取值,对应,列入一个表中，此表称为逻辑函数的真值表。,A,B,1,C,&,Y,1,真值表是用列表的方法将逻辑电路输入变量,3,4.,卡诺图,例,1,：,证明,AB+AC+BC=AB+AC,解：,AB+AC+BC,=AB+AC+(A+A)BC,=AB+AC+ABC+ABC,=AB+ABC+AC+ABC,=AB(1+C)+A(1+B)C,=AB+AC,例,2,：证明,A+AB+BC=A+B,解：,A+AB+BC,=A+B+BC,=A+B (1+C),=A+B,注意：,逻辑代数中,没有减法和除法，,不能进行移项和约分。,3,9.3.3,逻辑函数的化简,1.,公式化简法,3,例,3,：证明等式,AB + BD + AD + CD = AB + D,证毕,证明：等式左边,AB + BD + AD + CD = AB + AD + BD + BD + CD,= AB + AD +,(,B + B,),D + CD,= AB + AD + D + CD,= AB +,(,A +,1,+ C,),D,= AB + D =,等式右边,例,4,：,求下列逻辑函数的反函数，并化简成与或表达式。,Y =,(,A +,BC,),CD,解：,(1),利用反演定律,Y = A,(,B + C,),+ C + D,= A,B + AC + C + D,Y =,(,A + BC,),C,D,(2),利用反演规则,=,(,A + BC,) +,C +,D,= A,(,B + C,),+ C + D,再化简，得,= A + C + D,Y = A,B + AC + C + A + D,(1),最小项,在,n,个变量逻辑函数中，若,m,为包含,n,个因子的乘积项，而且这,n,个变量均以原变量或反变量的形式在,m,中出现一次，则称,m,为该组变量的最小项。,对,n,个变量的逻辑函数，共有,2,n,个最小项,。,定义,如,Y=,f,(A, B),共有,4,项最小项：,AB,、,AB,、,AB,、,AB,最小项的性质,a.,在输入变量的任何取值下,必有一个最小项,而且仅有一个最小项取值为,1,;,b.,任意两个最小项的乘积为,0,;,c.,全体最小项之和为,1,。,3,2.,卡诺图化简法,最小项编号,最小项表达式,任何一个逻辑函数都可以表示成若干个最小项的,和，即最小项表达式，它是一个标准“与,或”表达式，,而且这种形式是唯一的。,最小项的编号：,m,0,=AB m,1,=AB,m,2,=AB m,3,=AB,AB,、,AB,、,AB,、,AB,对于最小项：,例,1: Y=ABC+BC,= m,6,+ m,7,+,m,3,=,m,(,3, 6, 7 ),最小项表达式,3,= ABC+ABC+ABC,= ABC+BC (A+A),一个方框内，此方框称为卡诺图。,A,B,0 1,0 1,0,1,3,2,A,BC,00 01 11 10,0 1,0 1 3 2,4,5 7 6,0 1 3 2,4 5 7 6,12 13 15 14,8 9 11 10,AB,CD,00 01 11 10,00 01 11 10,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABC,ABC,ABC,ABC,ABC,ABC,ABC,AB,AB,AB,AB,二变量卡诺图,三变量卡诺图,四变量卡诺图,最小项编号,(2),卡诺图,将逻辑函数的最小项按一定规律填入,ABC,3,A,BC,00 01 11 10,0 1,0 0 0 0,0 1 1 1,Y=ABC+ABC+ABC,由逻辑函数式得到其,卡诺图,卡诺图构成的重要原则：,几何相邻性：即两个几何位置,相邻的单元其输入变量的取值,只能有一位不同。,对称相邻性：即任意两个对称,的单元其输入变量的取值也只,能有一位不同。,如：,ABCD,ABCD,ABCD,ABCD,ABCD,0 1 3 2,4 5 7 6,12 13 15 14,8 9 11 10,AB,CD,00 01 11 10,00 01 11 10,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,ABCD,3,ABCD,ABCD,1.,利用逻辑代数公式化简,例：化简,Y=ABC+,ABD,+ABC+CD+,BD,解：,Y=ABC+ABC+CD+,B(AD+D),=,ABC+ABC+CD+,B(A+D),=,ABC,+ABC+CD+,BA,+BD,=,AB,+ABC,+CD+BD,=B,(A+AC),+CD+BD,=B,(A+C),+CD+BD,=,BA,+,BC,+CD+,BD,=BA+,B(C+D),+CD,=BA+,BCD,+CD,=BA+,B+CD,=B(A+1)+CD,=B+CD,3,如果是四个几何相邻单元取值同为,1,，,则可以合并为,1,项，并消去两个变量。,A,BC,00 01 11 10,0 1,1 1 1 1,A,BC,00 01 11 10,0 1,1 1,1 1,Y = A,Y=,ABC+ABC,+ABC+ABC,=,AC(B+B),+AC(B+B),=,AC,+AC,=,C,3,Y,=,ABC+ABC+ABC+ABC,如果是八个几何相邻单元取值同为,1,，,则可以合并为,1,项，并消去三个变量。,A,BC,00 01 11 10,0 1,1 1 1 1,1 1 1 1,Y= 1,A,BC,00 01 11 10,0 1,1 1,Y= ABC+ABC,= AC,利用对称相邻性可以实现化简,3,利用对称相邻性,化简举例,AB,CD,00 01 11 10,00 01 11 10,AB,CD,00 01 11 10,00 01 11 10,1,1,Y= BCD,Y= D,1,1,1,1,1,1,1,1,3,利用对称相邻性,化简举例,AB,CD,00 01 11 10,00 01 11 10,1,1,1,1,1 1,Y,=,B,D,Y,=,BCD + ACD,AB,CD,00 01 11 10,00 01 11 10,1 1,正确的圈法,错误的圈法,3,用卡诺图化简逻辑函数的步骤,(1),写出最小项表达式；,(2),画卡诺图；,一般规则是：如果有,2,n,个最小项相邻,(,n,= 1,，,2,，,3),并排成一个矩形组,则它们,一定可合并为一项,并消去,n,个因子,合并,后的结果中仅包含这些最小项的公共因子。,(3),合并最小项，即找出可以合并的,最小项矩形组（简称画圈）。,3,（,1,）每个矩形组应包含尽可能多的最小项；,（,2,）矩形组的数目应尽可能少；,（,3,）各最小项可以重复使用，即同一个单元,可以被圈在不同的矩形组内；,（,4,）所有等于,1,的单元都必须被圈过；,（,5,）可以利用约束项。,用卡诺图化简遵循的原则,3,A,BC,00,01,11,10,0,1,1,2,7,5,3,4,6,0,Y=AC+AB,Y=ABC+ABC+ABC,1,1,1,AC,AB,0,0,0,0,0,Y=ABC+ABC+ABC,=ABC+ABC+ABC+ABC,=AC(B+B)+AB (C+C),=AC+AB,（,1,）卡诺图法,（,2,）公式法,3,例,1,：,化简,A,BC,00,01,11,10,0,1,1,1,1,1,1,1,0,0,A,BC,00,01,11,10,0,1,1,1,1,1,1,1,0,0,C,B,解,1 Y = B + C,例,2,：,化简,3,解,2 Y = B C,Y = B C = B + C,B,C,利用逻辑代数公式化简,例：化简,Y=,ABC,+,ABD,+ABC+,CD,+,BD,解：,Y=ABC+ABC+CD+,B(AD+D),=,ABC+ABC+CD+,B(A+D),=,ABC,+ABC+CD+,BA,+BD,=,AB,+ABC,+CD+BD,=B,(A+AC),+CD+BD,=B,(A+C),+CD+BD,=,BA,+,BC,+CD+,BD,=BA+,B(C+D),+CD,=BA+,BCD,+CD,=BA+,B+CD,=B(A+1)+CD,=B+CD,AB,CD,00 01 11 10,00 01 11 10,1,1,1 1,1 1,1,1,11,1,1,C,D,B,1,1,3,AB,CD,00 01 11 10,00 01 11 10,1 0 1 1,1 1 1 1,0 1 0 1,1 1 1 1,例,3,：,试化简,逻辑函数的表达式,Y= (A,B,C,D),= ,m,(,0,2,3,5,6,8,9,10,11,12,13,14,15,),解：,Y=A+CD+BC+B,D+BCD,A,CD,BC,BD,BCD,3,什么是约束项,(4),具有约束项的逻辑函数及其化简,某些逻辑问题中输入变量的取值不是任意的，,对输入变量取值所加的限制称为约束。同时，把,这一组变量叫做具有约束的一组变量。,例如，有三个变量,A,、,B,、,C,，它们分别表示一台电,动机的正转、反转和停止命令，,A = 1,表示正转，,B = 1,表示反转，,C,=,1,表示停止,。电动机在任何时候只能执行,其中的一条命令，所以不允许两个或三个变量同时为,1,，,这样,ABC,的取值只可能是,001,、,010,、或,100,中的一种,而不可能是,000,、,011,、,110,、,101,或,111,中的任何一种。,因此，,ABC,是,具有约束的一组变量,。,3,约束条件的表示,当限制某些输入变量的取值不能出现时，可以,用它们对应的最小项恒等于,0,来表示。上面例子中的,约束条件可表示为：,ABC,ABC,ABC,ABC,ABC,=,0,，,=,0,，,=,0,，,=,0,，,=,0,或写成,= 0,ABC,ABC,ABC,ABC,ABC,+,+,+,+,ABC,的取值只可能是,001,、,010,、或,100,中的一种,而不能是,000,、,011,、,110,、,101,或,111,中的任何一种。,d,(,0, 3, 5, 6, 7,),= 0,3,约束项在化简逻辑函数中的应用,A,B,0,1,0,1,A,B,Y,0,0,0,0,1,1,1,0,1,1,1,例,4,：,某逻辑函数的真值表如下，约束条件,AB,=,0,，,试写出最简,“,与,或,”,表达式。,真值表,1,1,0,解：,（,1,）不考虑约束条件,Y=AB+AB,Y=AB+AB+AB =A+B,（,2,）考虑约束条件,3,A,BC,00,01,11,10,0,1,1,2,7,5,3,4,6,0,真值表,A,B,C,Y,0,0,0,0,0,0,1,0,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,1,1,0,0,0,0,把约束项视为,0,时，,Y=AB+AC,1,0,1,3,例,5,：,某逻辑函数的真值表如下，,试写出最简“与,或”表达式。,A,BC,00,01,11,10,0,1,1,2,7,5,3,4,6,0,真值表,A,B,C,Y,0,0,0,0,0,0,1,0,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,1,1,0,0,0,0,把约束项视为,1,时，,Y=A,把约束项视为,0,时，,Y=AB+AC,1,0,1,3,例,5,：,某逻辑函数的真值表如下，,试写出最简“与,或”表达式。,已知组合逻辑电路图，确定它们的逻辑功能。,（,1,）根据逻辑图，写出逻辑函数表达式,;,（,2,）对逻辑函数表达式化简,;,（,3,）根据最简表达式列出真值表,;,（,4,）由真值表确定逻辑电路的功能。,组合逻辑电路：,逻辑电路在某一时刻的输出状态仅,由该时刻电路的输入信号所决定。,9.4,组合逻辑电路的分析与设计,9.4.1,组合逻辑电路的分析,4,分析步骤,&,例,1:,分析下图逻辑电路的功能。,A,B,Y,Y,1,= AB,C,Y,=,Y,1,+Y,2,Y,2,= ABC,功能,:,与门电路,&,Y,1,Y,2,A,B,Y,&,C,= AB +,ABC,= AB ABC,利用反演律,1,= ABC,4,例,2 :,分析下图逻辑电路的功能。,&,1,&,1,&,A,B,Y,AB,A,B,AB,= AB +AB,真值表,A B,Y,0 0,1,0 1,0,1 0,0,1 1,1,功能： 当,A,、,B,取值相同时，,输出为,1,是,同或电路,。,A,B,=,Y,Y=,AB,AB,4,Y,1,=,A+B,=,AB,Y,3,=,A+B,=,A,B,= (A+B)(A+B),=,AB+AB,真值表,A B,Y,1,0 0,0,0 1,0,1 0,1,1 1,0,Y,2,Y,3,1 0,0 1,0 0,1 0,功能,:,当,AB,时,Y,1,= 1,;,当,A,1,1,1,4,根据给定的逻辑要求，设计出逻辑电路图。,（,1,）根据逻辑要求，定义输入输出逻辑变量，,列出真值表；,（,2,）由真值表写出逻辑函数表达式；,（,3,）化简逻辑函数表达式；,（,4,）画出逻辑图。,设计步骤,9.4.2,组合逻辑电路的设计,4,例,1,：,用与非门实现或门电路的功能。,Y= A+B,+,C,解：,与非门也可作为非门使用,(,将多个输入端短接,),。,&,&,A,B,Y,C,&,&,1,&,A,B,Y,C,1,1,= A,B,C,4,三,人,表,决,电,路,例,2,：,设计一个三人表决电路。,1,0,A,+5V,B,C,R,Y,A,B,C,Y,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,输入,A,、,B,、,C,表示投票,:,同意为,1,不同意为,0,；,解：,输出,Y,表示表决结果：通过为,1,否决为,0,。,4,A,BC,00,01,11,10,0,1,1,2,7,5,3,4,6,0,0,1,1,1,0,0,1,0,Y=AB+AC+BC,= AB+AC+BC,= AB AC BC,填入卡诺图化简,Y=ABC+ABC+ABC+ABC,A,B,C,Y,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,4,1,0,A,+5V,B,C,R,Y,Y,=AB,+BC,+AC,1,&,&,&,用与门和或门实现,4,三人表决电路,1,0,A,+5V,B,C,R,Y,&,&,&,&,用与非门实现,Y,=,AB AC BC,4,三人表决电路,例,3,：,设计交通灯报警电路，,画出逻辑电路图，,要求用与非门实现。,0,1,0,0,0,0,1,1,Y,A,B,C,0,0,0,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,0,1,真值表,红,黄,绿,报警,解：,输入,A, B, C,分别代表红,黄,绿灯,:,灯亮为,1,灯灭为,0 ;,Y,表示输出,:,报警,Y=1,不报警,Y=0,。,写逻辑表达式,: Y=1,的最小项之和,Y = ABC + ABC + ABC,化简,Y = ABC + AC,= ABC AC,4,Y = ABC + AC,= ABC AC,解：,1,&,A,B,Y,C,1,1,&,1,用与非,门实现,用任意,门实现,1,&,A,B,Y,C,1,&,&,1,4,0,1,0,0,0,0,1,1,Y,A,B,C,0,0,0,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,0,1,真值表,红,黄,绿,报警,控制端,E,A,B,Y,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,输入,输出,E,AB,00,01,11,10,0,1,1,2,7,5,3,4,6,0,0,1,1,1,0,0,1,0,Y= AB + EB + EA,例,4,：,设计一个可控制的门电路，要求：当控制端,E=0,时,输出端,Y=AB;,当,E=1,时,输出端,Y=A+B,。,&,&,&,E,A,B,Y,1,4,例,5 :,试用卡诺图化简具有约束条件,AB,+,CD,=,0,的,逻辑函数,Y= AB,+,ABC,+,ABCD,并用与非门实现。,CD,AB,00,01,11,10,00,01,1,2,7,5,3,4,6,0,13,14,11,9,15,8,10,12,11,10,解,：,Y = AB,ABC,+,ABCD,= AB (A+B+C,),+,ABCD,= A,B,C,+,ABCD,约束条件,AB,+,CD,=,0,即,AB=1,CD,=1,为任意态,Y,=,AC,+,BC,=,AC,BC,&,&,A,C,B,Y,1,&,1,1,1,0,0,0,0,0,0,4,9.5,常用数字集成组合逻辑电路,5,组合逻辑电路是将门电路按一定规律连接组,合，构成具有特定功能的逻辑电路。常用的有加,法器、编码器、译码器、数值比较器、奇偶校验,电路、数据选择器和分配器等。,本课程的重点是加,法器、译码器。,译码器分为变量译码器和显示译码器。,要求会读集成,组合逻辑电路,的功能表,。,9.5.1,加法器,两个二进制数相加，称为,“,半加,”,，,实现半加操作的电路称为半加器。,CO,S,C,A,B,C = AB,半加器逻辑图,半加器逻辑符号,真值表,A B,C,0 0 0,0 1 0,1 0,1 1,S,0,1,0 1,1 0,1.,半加器,S =AB+AB =A,B,=1,&,A,B,S,C,5,被加数、加数以及低位的进位三者相加,称为“全加”，实现全加操作的电路称为全加器。,A,B,C,i,S,0,0,0,0,0,0,0,1,1,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,1,0,1,1,真值表,C,o,0,1,1,1,1,0,0,0,+,(AB,+,AB),C,i,= S,C,i,C,o,= SC,i,+,AB,2.,全加器,S =,ABC,i,+,ABC,i,+,+ ABC,i,+,ABC,i,=,S,C,i,+,S,C,i,=,(AB +AB),C,i,S = A,B,C,i,5,P186,CO,C,o,A,B,CI,S,C,i,C,o,= SC,i,+ AB,全加器逻辑符号,由半加器及或门组成的全加器,= A,B,C,i,A,B,C,i,C,o,S,S,AB,S,C,i,1,半,加,器,半,加,器,5,S = S,C,i,+ S,C,i,例,1,：,试构成一个三位二进制数相加的电路。,CO,S,A,B,CI,A,B,CI,S,0,S,1,S,2,C,2,A,2,B,2,A,1,B,1,A,0,B,0,A,B,CI,5,CO,S,CO,S,4.,集成全加器,74183,管脚图,14 13,12 11 10,9 8,1,2,3 4 5,6,7,+,U,CC,2A,2B,2C,i,2C,o,N,2S,1A,N,1B,1C,i,1C,o,1S,地,A,B,C,i,S,C,o,A,B,C,i,S C,o,74183,内部有两片全加器,5,例,2,：,试用,74183,构成一个,四位,二进制数相加的电路,S,0,S,1,S,2,C,3,A,2,B,2,A,1,B,1,2C,o,2S,1C,o,1S,2A,2B,2C,i,1A 1B 1C,i,74183,2C,o,2S,1C,o,1S,2A,2B,2C,i,1A 1B 1C,i,74183,S,3,A,0,B,0,74183,是加法器集成电路组件，包含两个独立,的全加器。,A,3,B,3,5,例：,试用,74183,构成一个,三位,二进制数相加的电路,S,0,S,1,S,2,C,2,A,2,B,2,A,1,B,1,2C,o,2S,1C,o,1S,2A,2B,2C,i,1A 1B 1C,i,74183,2C,o,2S,1C,o,1S,2A,2B,2C,i,1A 1B 1C,i,74183,A,0,B,0,5,74183,是加法器集成电路组件，包含两个独立,的全加器。,编码,：,用数字或符号来表示某一对象或信号的过程称,为编码。,n,位二进制代码可以表示2,n,个信号。,9.5.2,编码器,5,编码器,：是实现编码的电路。编码器也有二进制编码,器和二,十进制,BCD,码编码器两类。,编码器广泛应用于键盘电路。,常用的二,十进制,BCD,码,十进制数,0 1 2 3 4 5 6 7 8 9,8421,码,0000 0001 0010 0011 0100 0101 0110 0111 1000 1001,5421,码,0000 0001 0010 0011 0100 1000 1001 1010 1011 1100,2421,码,0000 0001 0010 0011 0100 1011 1100 1101,1110 1111,编码器,&,&,&,&,+5V,R,10,D,C,B,A,0 1 2 3 4 5 6 7 8 9,0,1,1,1,5,D,为高位,A,为低位,1.,二进制编码器原理电路,数字集成编码器,74147,74147,16 15 14 13,12,11 10,9,1 2 3 4 5,6,7 8,I,4,I,5,I,6,I,7,I,8,Y,2,Y,1,地,I,1,I,9,：,信号,输入端,低电平有效,Y,0,Y,3,：,信号输出端,以反码形式,输出,+,U,CC,N,Y,3,I,3,I,2,I,1,I,9,Y,0,5,2.,集成编码器,I,1,I,2,I,3,I,4,I,5,I,6,I,7,I,8,I,9,Y,2,Y,3,Y,1,Y,0,T1147,功能表,1 1 1 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,1 0 1 0,1 0 1 1,1 1 0 0,0 9 8 7 6 5 4 3 2 1,1,1,1 1,1,1,1 1,1,1 1 0 1,1 1 1 0,输 入,输出,(8421,反码,),十进制数,0,1,1 1,1,1,1 1,1,0,1 1,1,1,1 1,1,0 1,1,1,1 1,1,0,1,1,1 1,1, ,0,1,1 1,1, ,0,1 1,1, ,0 1,1, , ,0,1, , ,0,5,译码是编码的逆过程，将二进制代码按编码,时的原意翻译成有特定意义的输出量。,9.5.3,译码器,1.,变量译码器,若输入变量的数目为,n,，则输出端的数目为,N,= 2,n,。,例如：,2,线, 4,线译码器、,3,线, 8,线译码器、,4,线, 16,线译码器等。,以,3,线, 8,线译码器,74138,为例说明。,5,实现译码的电路称为译码器。译码器分为变,量译码器、代码变换译码器和显示译码器等类型。,1 2 3 4 5 6 7 8,A,0,A,1,A,2,S,B,S,C,S,A,Y,7,地,+,U,CC,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,74138,74138,管脚图,A,2,A,0,是译码器输入端，,Y,0,Y,7,是译码器输出端。,且低电平有效。,S,C,S,B,S,A,为三个使能输入端，只有,当它们分别为,0,、,0,、,1,，译码器才能正常译码；否则不论,A,2,A,0,为何值，,Y,0,Y,7,都输出高电平。,16 15 14 13,12,11 10,9,1 2 3 4 5,6,7 8,5,Y,0,=,A,2,A,1,A,0,Y,7,=,A,2,A,1,A,0,Y,1,A,2,A,1,A,0,=,1,A,0,A,2,A,2,A,2,A,1,1,1,A,1,A,1,A,0,A,0, ,当,S,A,=,1, S,B,=,S,C,= 0,时，,才能正常译码,。,1,S,A,S,B,S,C,G,1,&,Y,0,&,Y,1,&,Y,7,5,A,2,A,1,A,0,Y,0,Y,2,Y,5,Y,4,Y,1,Y,3,Y,6,Y,7,74138,功能表,0,0,0,0,1,1,1,0,0,0,1,1,1,1,0,1,0,0,1,0,1,1,0,1,0,1 1 1 1 1 1 1,1,0,1 1 1 1 1 1,1 1,0,1 1 1 1 1,1 1,1,0,1 1 1 1,1 1,1 1,0,1 1 1,1 1,1 1 1,0,1 1,1 1,1 1 1 1,0,1,1 1,1 1 1 1 1,0,Y,0,=A,2,A,1,A,0,Y,1,=A,2,A,1,A,0,Y,7,=,A,2,A,1,A,0,S,A,S,B,+S,C,1 0,1 0,1 0,1 0,1 0,1 0,1 0,1 0,1,0,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,5,任何一个三输入变量的逻辑函数都可以用,74138,和一个与非门来实现。,例,1:,用,74138,实现,Y=AB+BC,Y=AB (C+C) +BC (A+A),=ABC+ABC+ABC,=ABC+ABC+ABC,=ABC ABC ABC,=,Y