计算机组成原理第10-11章

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,计算机组成原理教学课件,王 诚 宋佳兴,清华大学计算机系,20,12,年,1,月,第,10,章 输入,/,输出设备,第,11,章 输入,/,输出系统,基本输入,/,输出设备,计算机总线和接口,常用的输入,/,输出方式,计算机基本组成,Datapath,:,即运算器，完成算术和逻辑运算，通常包括其中的寄存器。,Control,:CPU,的重要组成部分，它根据程序指令来指挥,datapath,，,memory,以及,I/O,运行，共同完成程序功能。,Memory,:,是存放运行时程序及其所需要的数据的场所。,Input,:,信息进入计算机的设备，如键盘、鼠标等。,Output,:,将计算结果展示给用户的设备，如显示器、打印机等。,Computer,Memory,Input,Output,Datapath,Control,1,、 输入输出设备概述,计算机输入输出设备,概念,：具有一定操作功能的比较完整和相对独立的精密机械电子装置；,功能,：进行人机交互，完成输入输出功能；,特点,：种类繁多，功能多样，组成与运行原理各不相同；,发展,：智能化、高可靠性、小型廉价。,输入输出设备,2,、 常用的输入输出设备,输入设备,输出设备,键盘,图形输入设备：鼠标器，图形板，操纵杆，光笔,图象输入设备：扫描仪，传真机，摄像机，数码相机,条形码阅读器,语音与文字输入,显示器（字符、图形、图像）,打印机（针式、喷墨、激光）,绘图仪,语音输出,点阵式设备运行原理,把,字形,、,图形,、,图像,等信息以,不同的点阵布局,方式表现出来，在计算机显示器屏幕上，这些被显示的内容，是以可见光形式表现出来的；而在打印纸上，通常是以“印刷”（染色）的效果表现出来的。,显示器或者打印机等设备它们共同的特点是，要表示的信息，最终要以平面上的各种可见的“形状”体现出来，而这些“形状”原理上又都是以许多,断续的点的不同布局,表示出来的。,点阵式表示举例,以十六进制数的形式把平面上点阵布局写出来,点阵式设备需要解决的问题,点阵布局规律,确定形状的对象（保存对象的布局）,无确定规律对象（保存所有点信息）,点阵的密度,更密的点阵可以把要表示的形状呈现得更精细准确,表示同样大小的形状，点阵密则所用数据数量更多,点阵越密则对输入输出设备的处理精度要求也越高,点阵中点的属性,二值表示（,0,、,1,表示点的有、无）,单色表示（灰度级表示不同亮度）,彩色表示（,RGB,三基色混和表示彩色）,键盘的运行原理,键盘功能,计算机的键盘是通过手工输入字符，用于向计算机送入操作命令、源程序语句、运行程序所使用的数据等内容的输入设备。,基本组成,机械部分：按键（导电件）弹簧金属件（由导电件控制实现电信号连通与断开）,电子线路部分：识别按键，给出编码；通过串行接口把编码送给主机。由键盘上专门的芯片完成。,键盘接口,串口、,USB,接口,键盘的运行原理,识别闭合键的具体实现,：,是用行列扫描的方法，即把每个键分配在一个,m,列 *,n,行矩阵的一个交叉点上，通过并行接口向,n,行依次送出仅有一行为,0,、其余各行均为,1,的值，再用并行接口读入,m,列上的取值。当该值不为,FFH,（全,1,码）时，表明有键按下，若该值仅含一位零，表明取值为,0,的行、列的交叉点的键被按下，用一个对照表即可得到相应键的编码。,尚需解决如下的一些问题,：,抖动：按下和松开按键时按键在接通和断开位置之间跳动几次才能稳定下来。,重键：多键同时被按下，如何处理。,1 1 0 1,.,并行接口,并行接口,+5V,10K,0列,1,列,m-1,列,0行,1,行,n-1,行,键盘,键,.,.,.,.,.,。,。,。,。,。,。,。,。,。,。,。,。,。,。,。,。,。,。,。,。,.,0,1,1,A键,并行接口送来,1 0, 1,的,n,位数值到二极管的负极，,并行接口接收 键盘线路,m,列送出的,m,位数据。当,A,键,按下去后，,5V,电源送出经电阻、,A,键,、二极管到,0,信号处的电流，从而在 第,2,列产生,0,电平（红线所示）,其他各列都给出高电平（,黑线所示,），故,并行接口接收到的是,1 1 0 1,这样的,m,位数据。,1,1,0,.,。,1 1 0 1,.,二极管,鼠标的运行原理,鼠标的产生,图形界面的出现，需要鼠标来进行拖动等操作,鼠标的功能,根据鼠标的移动，在屏幕上移动位置,选中某个对象，进而执行某些操作,鼠标的种类,机械式鼠标,光电式鼠标,鼠标的接口,串口、,USB,接口,机械式鼠标,鼠标内部有一个橡胶球，橡胶球紧贴着两个互相垂直的轴（,X,、,Y,轴），每个轴上有一个光栅轮，光栅轮两边对应着有发光二极管和光敏三极管。,鼠标在移动的时候，橡胶球便带动两个轴旋转，同时光栅轮也就开始旋转，光敏三极管在接收发光二极管发出的光时被光栅轮间断地阻挡，从而产生脉冲信号，通过鼠标内部的芯片处理之后被,CPU,接受。,脉冲信号的频率和数量，经过,CPU,计算后则表示为屏幕上的距离和速度。,光电式鼠标,光电鼠标,的工作原理是，在光电鼠标内部有一个发光二极管，二极管发光照亮鼠标底部的表面。同时表面会反射回一部分光线，反射光通过一组光学透镜后，在一个微成像器内成像。,当鼠标移动的时候，移动轨迹便会被记录为一组高速拍摄的连贯图象，鼠标内部有一块专用的图象分析芯片（,DSP,），对移动轨迹上摄取的一系列图象进行分析处理，通过对这些图象上特征点位置的变化进行分析，来判断鼠标的移动方向和移动距离，从而完成光标的定位。,常用输出设备,显示器,阴极射线管显示器,液晶显示器,等离子显示器,打印机,针式打印机,喷墨打印机,激光打印机,阴极射线管显示器,成像原理,电子束撞击荧光板上的荧光粉,受撞击的荧光粉发光产生亮点,基本组成,电子枪,显示屏,偏转控制装置,灯丝,阴极,聚焦极,石墨层,荧光屏,显示屏,阳极帽,偏转线圈,栅极,阳极,电子枪,电子束,阴极射线管的构成和工作原理,一些相关概念,分辨率,沿水平和垂直两个方向把屏幕分成许多小的区域，一个小的区域对应一个发光点（称为象素），一个屏幕上所提供的全部象素的数目被称为分辨率,扫描,电子束在显示屏上按某种轨迹运动被称为扫描，控制电子束扫描轨迹的电路被称为扫描控制逻辑部件,有,2,种扫描方式,:,光栅扫描,：电子束从左到右，从上到下扫描整个屏幕（,隔行扫描,和,逐行扫描,）,随机扫描,：电子束只扫描需要显示的点，而不是整个屏幕,刷新,余辉时间：电子束打在荧光粉上发出的光的所持续时间,为了得到稳定的图象，需要重复扫描整个屏幕（每秒,50,场）,帧存储器：为了重复扫描，需要存储屏幕字符或者图象信息,字符显示的一般原理,为有效地提供屏幕上要显示的内容，字符显示器内有一个,显示存储器,VRAM,，用于保存将显示在整个屏幕的全部字符，显示存储器中保存的是这些字符的,ASCII,码和显示属性（即字符的颜色、亮度、是否显示等）。,VRAM,是一个可读写的存储器，被显示的字符将由计算机主机以两个字节（,ASCII,码,和,显示属性,）的方式提供并写进该存储器中，由显示器的控制逻辑按需要从中读出准备显示的一个字符的,ASCII,码的字节值和显示属性的字节值。,字符发生器,，就是用于保存每个可显示字符字形的点阵数据的逻辑部件，通常是一个只读存储器,ROM,，,如果每个字符的字形用,7,（横向）,9,（纵向）的点阵表示，则每个字符字形的点阵数据要占用,9,个存储器字节（横向的,7,个点的布局用一个字节表示）。,字形的产生过程,0 0 0 0,0 0 0 1,0 0 1 0,0 1 0 0,0 1 0 1,0 1 1 0,1 1 1 1,0 1 1 1,0 0 1 1,10H,28H,44H,82H,82H,FEH,82H,82H,00H,字符,发生器,( R O M ),ASCII,字符代码,8,4,RA,3,- RA,0,(a),“,A,”,的点阵表示,(b),字符发生器的结构,(,来自,VRAM),(,来自光栅地址,计数器输出,),RA,3,-,RA,0,D,7,D,0,D,7,D,0,ASCII,代码,(41,H,),指向这个字形,移位,寄存器,S L,字符,发生器,( ROM),加载控制,水平消隐,行间消隐,垂直,消隐,水平同步电路,垂直同步电路,点振荡器,点计数器,水平地址计数器,光栅地址计数器,垂直地址计数器,定时控制电路,垂直同步信号,水平同步信号,字符时钟,代码,控制,OSC,VRAM,1,9,1,80+18,1,9+5,1,25+1,视频,信号,RA,3,-,RA,0,字符显示的一般原理,CRT,图形图像显示器,大的,VRAM,存储点阵属性,分辨率：,1024*768,，真彩色，,1024*768*3Byte=2.3MB,高速总线,50,场,/,秒，带宽为,2.3*50MB/s=115MB/s,需要连接,PCI,总线,专用接口,分辨率更高的图形设备将采用专用接口,液晶显示器,显示原理,利用液晶的光学特性,平板后面设置光源,通过液晶改变透射光的偏振性（从水平到垂直）,电场控制,特点,平板显示，不需要高压电，移动方便,无辐射,价格较高,液晶显示器,等离子显示器,成像原理,利用惰性气体在一定电压作用下产生气体放电的特性,产生紫外线，紫外线激发荧光粉发光,在玻璃板之间隔开成象素，每个象素点内有惰性气体和三色荧光粉，用电极控制,特点,易于实现大画面显示,全色显示，色纯度与,CRT,相当,视角达,160,度,寿命长,功耗大、成本高。,打印机,计算机最基本的输出形式之一,，可将打印在纸上的信息长期保存。打印设备种类繁多，性能各异，结构上差别也较大，按印字方式分类：,击打式,：通过印字的机械装置撞击色带以便把字形染印在纸上，速度慢，噪声大，打印质量一般。,点阵针式、字模式,非击打式,：通过静电、喷墨等非机械撞击方式完成在纸上着色，打印速度快，噪声低，印字质量高,喷墨、激光、热转印,打印设备与计算机主机的连接方式,串行接口、并行接口、,USB,接口,针式打印机,打印原理,用钢针或钨铼合金针撞击色带，将色带的颜色印到打印纸上，完成一个点的输出，完成全部点阵后输出完毕,基本组成,打印头、输纸机构、色带机构及打印控制器,打印控制器包括字符缓冲存储器、字型发生器、时序控制电路和接口电路等部分,输出过程,字车将打印头横向移动到打印起始位置,取出输出对象点阵的第一列，驱动打印针撞击色带,字车移动一小格，输出下一列，直到本行输出完毕,回车,输纸机构进纸,输出下一行,针式打印机构造,打印纸,导轨,打印针,永磁铁,铁芯,衔铁,线圈,色带,色带保护片,滚筒,针式打印机打印字符“,E”,的过程,针式打印机和,CRT,字符显示器工作原理比较,CRT,字符显示器使用电子束撞击荧光粉产生发光点，针式打印机是用打印针撞击色带产生印染点；,CRT,字符显示器以整屏信息为单位连续扫描以维持稳定的显示画面，故它需要有显示存储器,VRAM,，而针式打印机接收到要打印的一纵列点阵信息并完成打印之后，这些点阵信息就不再有用了；,光栅扫描的,CRT,字符显示器，电子束在整个屏幕上按逐个横行的扫描方式重复，扫描完多个横行才完整显示出一行字符，针式打印机则是按逐列打印方式依此打印出字符的点阵列，几次后打印出一个完整字符，打印完一行回车后开始打印下一行。,激光打印机打印原理,激光技术,和,电子照相技术,相结合的产物，它由走纸机构、激光扫描系统、电子照相部分和打印机控制器等几部分组成。,激光扫描系统,的功能，是控制激光束能扫描到光导鼓柱面的任何位置，它由激光器，偏转调制器，扫描器和光路系统组成。,电子照相部分,的核心部件是字形鼓，又称光导鼓，这是一个圆柱型的物体，柱面高度光洁，镀有一层由硒,碲合金组成的具有良好光导特性（光线照射后电阻率降为原来的,1/100,到,1/1000,）的材料，用于完成对打印内容的照相、显影和转印。,激光打印机,输出过程,准备阶段,：电晕放电装置使光导鼓表面充电，对光导,鼓表面均匀的充上一层正电荷；,照相阶段,：激光束使光导鼓表面被照射部分放电，未,照射到部分的带电情况不变；,显影阶段,：光导鼓表面带电部分吸附墨粉，从而形成,由墨粉显示出来的字形；,转印阶段,：光导鼓表面墨粉转移到打印纸上；,定影阶段,：通过红外光加热或辐射加热办法，高温将,墨粉固定在打印纸上；,清除阶段,：清扫器清除光导鼓表面剩余墨粉，消电灯,消除光导鼓上残存电荷。,激光部分,打印机,控制部分,光导鼓,显象,部分,.,定形部分,加热辊,预热板,输纸用辊,转写,清扫辊,带电器,印写部分,清扫部分,转写部分,接纸,部分,纸,激光,喷墨打印机,打印原理,通过把很小的墨水滴利用喷嘴喷射到打印纸上形成打印点来完成打印输出功能。,主要问题集中到如何提供出很小的墨水滴，又如何加速墨水滴的喷射速度，如何准确控制墨水滴落到打印纸上的位置，如何处理墨水的循环流动和过滤。,输出过程,压电陶瓷受振荡电脉冲激励产生电致伸缩，喷射出墨滴,充电电极给墨滴充电，电量多少决定了偏转距离,利用电场控制墨滴的垂直偏转方向，喷墨头移动控制墨滴水平方向,墨水槽,喷墨头,过滤器,收集槽,高压,电源,振荡,发生器,字形,发生器,打,印,纸,充电电极,压电陶瓷,偏转电极,墨水泵,回收器,墨 滴 偏 转 方 向,喷墨头移动方向,组成与打印原理,字符打印过程,（充了电的墨滴偏转射向打印纸，,不带电的墨滴射入回收器被回收）,(,以,7*5,点阵为例,),3,、计算机输入输出系统概述,输入输出系统的功能与组成,连通计算机的各个功能部件和设备，并在它们之间实现数据交换。,硬件部分主要由计算机总线和输入输出接口两部分组成，软件方面需要操作系统的支持。,输入输出系统系统复杂多变,众多的,CPU,系列和型号：运行速度、处理功能、接口逻辑等各不相同；,更多的外围设备：运行原理、提供的功能、读写速度、接口逻辑千差万别；,不同的用户、不同的应用场合提出众多不同的使用要求，无法使用一种方式、一套方法全面解决问题。,4,、输入输出接口基本功能,提供对主机识别（指定、找到）要用的,I/O,设备的支持，为每个设备规定几个地址码或者编号。,建立主机和设备之间的控制与通信机制，接收处理器（主设备）的命令，并提交给外部设备，同时，为主设备提供外部设备的状态。,提供主机和设备之间信息交换过程中的数据缓冲机构，如输入数据缓冲寄存器和输出数据缓冲寄存器等。,提供主机和设备之间信息交换过程中的其他特别需求支持，屏蔽外部设备的差异。,输入输出接口结构,命令寄存器,和命令译码器,设备选择,电路,设备状态,标记,数据缓冲,寄存器,DBR,控制逻辑电路,I/O,接口,外 部 设 备,数据线,命令,状态,数据线,命令线,状态线,CPU,地址线,通用可编程接口,通用性,能有多种用法与输入输出功能，能适用于多种外设,可编程,能通过指令指定接口的功能和运行控制参数,接口内部组成,设备识别电路：对指令中给出的,I/O,端口地址译码,命令寄存器：存,CPU,发送的控制命令,状态寄存器：设备设置其值，,CPU,读取,数据缓冲寄存器：,I/O,数据缓冲，解决速度匹配,中断电路：处理中断请求、屏蔽和判优等,其他电路：电平转换及串行,/,并行转换电路等,常用接口概述,串行接口,只需要一对信号线来传输数据，主要用于传输速度不高，传输距离较长的场合。典型芯片,Intel 8251(,详细介绍见教材,),目前几乎所有的计算机都采用,EIA RS-232C,作为串行接口标准，包括按位串行传输的电气和机械方面的规定。,RS-232C,接口有,25,根线，数据传输率在,50,、,75,至,19200bps,之间,对串行接口的使用是通过对其命令寄存器和状态寄存器进行设置工作的。工作时先对接口命令寄存器发命令，设置工作方式；然后再发命令使之开始工作；工作期间通过状态寄存器了解串口工作状态。,并行接口,串行接口按位传送数据，速度慢，而且主机是按字或者字节处理数据，使用串行接口需要进行并串的转换。对速度较高的设备，采用并行数据传输方式比较合适。典型芯片,Intel 8255,8251,的基本功能,可用于同步或异步传送,同步传送时,，每字可为,bits,可用内或外同步，能自动插入同步字符,异步传送时,，每字可为,bits,接收和发送时钟可为,1,16,或,64,倍的波特率,可产生中止字符并自动检测和处理。,可用、,1.,或位停止位。能检测假启动,完全双工，双缓冲的发送器和接受器,具有检测奇偶错，数据丢失错和帧错的能力,全部入出信号为,TTL,电平,D7D0,（接外部数据总线）,状态,缓冲器,接受数据,缓冲器,发送数据命令,缓冲器,读写,控制逻辑,调制解,调器控制,发送器,P-S,发送控制,接收控制,接收器,S-P,缓冲器,x,x,TxC,TxE,RxRDY,/,RxC,RESET,CLK,C/ D,/RD,/WR,/CS,/,DTR,/DSR,/RTS,/CTS,TxRDY,串行异步传送中的有关概念,串行：,异步、同步：,单工，半双工，全双工：,停止位：,数据位：,起始位：,奇偶校验：,传送的波特率：,波特率因子：,数据采样：,串口,CPU,终端,(,串口,),.,数据位，如,8,位,1位,1,、,1.5,、,2,位,串行,并行,标识态,一次完整的数据传送时间,CPU,串口,串口,CPU,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,同步,?,Y,(,D,1,D,0 =,00,),N,(,D,1,D,0,0,0 ),D,6,:,外同步检测,1,外同步,SYNDET,为输入,0,内同步,SYNDET,为输出,D,7,:,同步字符,1,单同步字符,0,双同步字符,规定帧控制,00,无效,01 1,个 停止位,10 1,.,5,个 停止位,11 2,个 停止位,确定字符长度,00 5bits,01 6bits,10 7bits,11 8bits,T,xC,R,x,C,波特率因子,00,同步方式,01,异步,1,倍,10,异步,16,倍,11,异步,64,倍,对奇偶校验的规定,X0,不校验,11,偶校验,01,奇校验,方式命令字的格式,EH,IR,ER,SBBK,R,x,E,DTR,T,x,EN,RTS,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,工作命令字的格式,发送器使能信号，,1,有效,接收器使能信号，,1,有效,数据终端就绪，使出 为低,/DTR,使三个出错标志位复位,发包 信号,BREAK,请求发送信号，使出 为低,/RTS,发软 信号,RESET,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,DSR,SYNDET,FE,OE,PE,T,x,E,R,x,RDY,T,x,RDY,接口状态寄存器的内容格式,发送器就绪信号，,1,有效,并到串的发送器空，,1,有效,接收器就绪信号，,1,有效,奇偶错,溢出错,数据帧挫,数据设备就绪，,1,有效,TEC-20008,机串行口初始化的程序,MOV R0，4Eh,OUT81h,OUT83h,MOV R0,37h,OUT81h,OUT83h,方式设置：,0 1 0 0 1 1 1 0,1,个停止位,无奇偶校验,字符为,8 bits,16*,波特率,命令设置：,0 0 1 1 0 1 1 1,不用,请求发送,错误标志复位,不用,允许发送,允许接收,数据终端准备好,对,OUT,指令而言，,81h,、,83h,为控制寄存器地址；,对,IN,指令而言，,81h,、,83h,为状态寄存器地址；,编程用串行口执行输入任务,/,输出操作,INCH:IN81h,SHRR0,SHRR0,JRNC,INCH,IN80h,PUSHR1,MOVR1,00FFh,ANDR0,R1,POPR1,RET,OUTCH:PUSH R0,OUT1: IN 91h,SHR R0,JRNC,OUT1,POP R0,OUT 90h,RET,对,IN,指令而言，,80h,是读入数据,81h,是读入状态,对,OUT,指令而言, 90h,是输出数据,91h,是输出命令,双串行口同时运行的例子,Loop: in 81 loop1: in 91,shr,r0,shr,r0,shr,r0,shr,r0,jrnc,loop1,jrnc,loop,in 80 in 90,out 80 out 80,out 90,jr,loop,ret,完成两台教学计算机的第,2,个串行接口的初始化和输入输出操作，要把两台教学机通过第个接口连接起来，都运行这个程序，则每个键盘的输入会同时显示在两个屏幕上，实现的是双机的双向通讯功能。,每台教学机都只能检查与操作自己的串行口，管不了另外那台教学机。,检查本机有键盘输入否，无输入则去检查扩展接口中有输入否；本机有输入则接收、显示并经扩展接口送给另外那台教学计算机。,检查扩展接口中有输入否,(,来自另一台教学机,),，有则接收并显示，没有或有输入并已经显示，,都要转去检查本机的键盘是否有输入。,常用接口概述,USB,接口,通用于串行总线,（,Universal Serial Bus,）,USB,由一个插在,PCI,总线上的根集线器组成，它的电缆接口可以连接,I/O,设备或者扩展集线器。,USB,中有,4,根导线，两根数据线，一根电源，一根地线。,V1.1,总线带宽,12Mbps,，,V2.0,总线带宽,400Mbps,。,USB,接口的一些特点,不必打开机箱来安装新的输入输出设备,只需要一根电缆线就可以将所有设备连接起来,输入,/,输出设备可以从电缆上得到电源,单台计算机最多可以连接,127,个设备,系统能支持实时设备（声卡、电话）,可在计算机运行时安装设备，不必重新启动,常用接口概述,IDE,（,Integrated Drive Electronics,）、,EIDE,接口,广泛应用于,PC,机中，,IDE,最多连接,2,个,IDE,设备，,EIDE,最多连接,4,个,IDE,设备；,IDE,读写磁盘的数据传输率一般不超过,1.5MB/s,，,EIDE,可达,12,18MB/s,；,IDE,接口连接的磁盘设备容量不超过,528M,，,EIDE,无此限制,EIDE,接口通常接在,PCI,总线上，数据传送带宽由,IDE,的,8,位扩展到,32,位。,SCSI,（,Small Computer System Interface,）接口,应用于工作站和,PC,服务器中，成为主机和智能外设连接的统一,I/O,接口，可以控制磁盘驱动器、磁带机、光盘、打印机、扫描仪等外设；,SCSI,使用,50,芯或,68,芯电缆，插座体积较大；,SCSI,的发展以及相关标准见下页列表。,SCSI,接口标准,标准,总线宽度,最高数据传输率（,MB/S,）,连接设备数量,SCSI,8,5,8,Fast SCSI,8,10,8,Wide SCSI,16,10,8,Fast Wide SCSI,16,20,16,Ultra SCSI,8,20,8,Wide Ultra SCSI,16,40,16,Ultra2 SCSI,8,40,8,Wide Ultra2 SCSI,16,80,16,Ultra3 SCSI,16,160,16,Ultra320,16,320,16,常用接口概述,IEEE 1394,串行接口,高速率，实时性好：,1394-1995,规定,200Mbps 400Mbps,，,1394b,规定,800Mbps 3.2Gbps,；,体积小易安装，连接方便。,1394,使用,6,芯电缆，直径约,6mm,，插座也小；,最多可以连接,63,个设备，即插即用，支持热插拔。,AGP,接口,把主存和显存通过芯片组（北桥）直接连接，提高数据传输率；总线宽度为,32,位，时钟频率为,66MHz,，最高传输率为,528Mbps,PCMCIA,接口,广泛应用于笔记本电脑的接口，,I,、,II,、,III,三种类型插槽（厚度不同，长宽相同）。,通常用来插上存储器（,Flash Memory,）卡 或,Fax /Modem /Network,卡等。,5,、计算机总线概述,总线,是计算机各个部件之间传输信息的公共通路，包括传输数据信号的逻辑电路、管理信息传输协议的逻辑线路和物理连线。,一组导线,接口的物理,/,机械特性,电气信号规范,时序和信号规范,总线事务协议,计算机总线概述,在任何时刻，,只可以有一个部件,向总线上发送信息，但却可以有一个或多个部件同时接收信息。控制向总线发送信息通常用带有高阻态输出的选通门实现。,总线,高,低,高,A,B,C,计算机总线概述,承担不同功能的三种总线,数据总线：传输数据信息，频率与宽度正比于吞吐量,地址总线：传输地址信息，宽度决定了内存寻址空间,控制总线：给出总线周期类型、,I/O,操作完成时刻、,DMA,周期、中断等有关的控制信号等,存,储,器,I/O,接,口,输,入,设,备,I/O,接,口,数据总线,DB,控制总线,CB,地址总线,AB,输,出,设,备,CPU,总线周期以及相关概念,总线周期,：,通过总线完成一次内存读写操作或者完成一次,I/O,设备读写操作所需的时间，一般由地址时间和数据时间两个时间段组成：,地址时间：,CPU,向内存或,IO,设备送地址信息到地址总线,数据时间：,CPU,完成数据读写,周期类型,：,一般分为内存读周期、内存写周期、,I/O,读周期、,I/O,写周期四种类型,总线的等待状态,：由于被读写的部件或设备速度慢，一次数据时间内不能完成读写操作，就要增加一个或多个数据时间继续完成读写操作，在这增加的数据时间里，称总线处于等待状态。它影响系统运行效率，降低系统的性能。,信息传送,寻址,数据线,地址线,总线占用期间,地址,数据,单周期数据传输方式,寻址,数据,n,地址,数据,3,数据,1,数据,2,数据线,地址线,.,信息传送,总线占用期间,无效,猝发数据传输方式,总线周期以及相关概念,正常总线周期,：,每次数据传输都由一次地址时间和一次数据时间组成。（单周期数据传输方式）,Burst,总线周期,：,数据传输由一次地址时间和多次数据时间组成，即给出一次地址信息，连续传送多个数据。（猝发数据传输方式）,输入,设备,计算机总线的结构,单总线结构,：,早期的计算机，如美国,DEC,公司,PDP-11,机只使用一组总线，所有的部件和设备都接在这唯一的总线上，包括数据总线，地址总线，控制总线，其优点是结构简单，成本低廉，缺点是运行效率低。,CPU,主存,输出,设备,总线,计算机总线的结构,总线性能,（数据输入,/,输出的吞吐量）对计算机系统总体性能有重大的影响，提高总线性能，一是尽量提高总线本身的速度，二是从总线结构多提供几组总线。,双总线结构,是指是指在计算机中配置两组总线，即在处理机总线上通过一块扩展总线的控制线路，提供出另外一组总线，称为输入,/,输出总线，比较常用的有工业标准总线（,ISA,）和扩展的工业标准总线（,EISA,），主要用于连接一般的输入,/,输出设备。,计算机总线的结构,CPU,主存,扩展总线,控制线路,I/O,设备,1,I/O,设备,2,处理机总线,33MHz,4B8B,ISA / EISA,8.33MHz,1 , 2 , 4 B,双总线结构,. . .,计算机总线的结构,总线性能,（数据输入,/,输出的吞吐量）对计算机系统总体性能有重大的影响，提高总线性能，一是尽量提高总线本身的速度，二是从总线结构多提供几组总线。,三总线结构,是指在计算机中配置,3,组总线，即在处理机总线上通过一块被称为,PCI,桥的控制线路，提供出一组高性能的局部总线，称为,PCI,总线，而把原来的,ISA,总线和,EISA,总线从处理机总线上断开，并通过,IO,控制线路连接到这里的,PCI,总线上。把一些慢速的输入,/,输出设备接到,EISA,（,ISA,）总线上。,计算机总线的结构,CPU,主存,PCI,桥,I/O,设备,1,I/O,设备,2,处理机总线,66MHz,4B8B,ISA / EISA,8.33MHz,1 , 2 , 4 B,三总线结构,. . .,PCI BUS,33MHz 4B,扩展总线,控制线路,I/O,设备,3,I/O,设备,4,接快速设备,接慢速设备,几种常用的标准总线,ISA,（,Industrial Standard Architecture,）总线,：,工业标准结构总线，,8,位（后来,16,位）数据线，,20,位（后来,24,位）地址线，工作频率,8.33MHz,。,EISA,（,Extended Industrial Standard Architecture,）总线,：,扩展工业标准结构总线，,16,或,32,位数据线，,32,位地址线，工作频率,8.33 MHz,，支持,Burst,方式传输数据。,VESA,（,Video Electronics Standard Association,）总线,：,32,位局部总线，连接显卡、网卡等，最高工作频率,33MHz,。没有严格标准，各厂家产品兼容性差，针对,80486,。,PCI,（,Peripheral Component Interface,）总线,：,外围部件互连总线（局部总线），,V1.0,支持,33MHz,工作频率，,32,位地址和数据线互用；,V2.1,支持,66MHz,工作主频，,64,位地址和数据线互用。,ISA,插,槽,PCI,插槽,AGP,插,槽,北桥,芯片组,南桥,芯片组,内存插槽,CPU,插槽,IDE,接口,软驱接口,并口连接器,串口连接器,ROM BIOS,鼠标键盘,USB,接口,主板,电源,插座,现代,PC,机的结构,550MHz,IDE2,Pentium III,北桥,440BX,AGP,南桥,PIIX4E,CMOS & RTC,USB,超级,I/O,IDE1,COM1,COM2,LPT1,550MHz,L1,Cache,L2,Cache,处理机总线,100MHz,100MHz,PCI,总线,33MHz,PCI,插槽,ISA,插槽,ISA,总线,8MHz,内存条,ROM BIOS,显,示,器,硬盘,光驱,软驱,键盘鼠标,打印机,MODEM,66MHz,显卡,总线仲裁与数据传输控制,总线主设备与从设备,总线主设备（,bus master,） ：申请总线使用权并发出命令控制总线运行的设备，如,CPU,等。,总线从设备（,bus slave,）：只能响应主设备发出的命令并执行读写操作的设备，如内存等。,总线控制器（总线仲裁器）,执行总线仲裁功能，解决多个总线主设备竞争使用总线的管理问题，它是通过判别主设备使用总线的优先级（,bus priority,）来完成的，决定多个申请使用总线的主设备中哪个获取总线的使用权，保证任何时刻只有一个总线主设备使用总线传输数据。,总线仲裁与数据传输控制,总线仲裁方式,集中式控制,：总线控制逻辑集中在一个部件上，常用的三种集中式总线仲裁方式,串行链式查询方式,计数器定时查询方式,独立请求方式,分布式控制,：总线控制逻辑分散在多个总线部件上,各主模块有自己的仲裁号和仲裁逻辑,以优先级仲裁策略为基础。,串行链式查询方式,总,线,控,制,部,件,I/O,接口,0,BS,BR,I/O,接口,1,I/O,接口,n,BG,数据线,地址线,BS,-,总线忙,BR-,总线请求,BG-,总线同意,I/O,接口,1,BS,-,总线忙,BR-,总线请求,总,线,控,制,部,件,数据线,地址线,I/O,接口,0,BS,BR,I/O,接口,1,I/O,接口,n,设备地址,计数器定时查询方式,I/O,接口,1,计数器,设备地址,0,1,排队器,排队器,独立请求方式,总,线,控,制,部,件,数据线,地址线,I/O,接口,0,I/O,接口,1,I/O,接口,n,BR,0,BG,0,BR,1,BG,1,BR,n,BG,n,BG-,总线同意,BR-,总线请求,总线仲裁与数据传输控制,分布式仲裁,：,首先把自己的仲裁号发送到仲裁总线上，仲裁逻辑将仲裁总线上的仲裁号与自己的仲裁号比较，若自己的优先级低，则请求失败，撤除自己的仲裁号，仲裁总线上最终保留优先级最高的仲裁号。,总线仲裁与数据传输控制,数据传输控制方式,：解决的是通信双方交换数据过程中在时间上的配合关系，也就是同步问题。可以分为,同步通信,与,异步通信。,同步通信,是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通常可以由,CPU,的总线控制逻辑部件提供，称为总线时钟。此种方式逻辑简单，可以有比较高的数据传输率。,异步通信,是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式”（握手方式）解决数据传输过程中的时间配合关系。此种方式便于实现不同速度部件之间的数据传送。,总线仲裁与数据传输控制,同步通信步骤,：,（,1,）主设备在第,1,个时钟周期开始处发出地址和读信号，地址和控制信号有效，（,2,）从设备接收后在下一个时钟周期开始处把数据信号及应答信号放到总线上，（,3,）在下一个时钟周期到来时，各信号恢复，完成总线周期。,时钟,读,地址,应答,数据,同步传送时序图,总线仲裁与数据传输控制,异步通信步骤,：,（,1,）主设备先发出地址和读信号，待稳定后再发出主同步信号,MSYN,，表示地址和控制信号有效，（,2,）从设备检测到同步信号后发出数据，待数据稳定后再发出从同步信号,SSYN,，表示数据信号有效，（,3,）主设备接收数据。,读,地址,MSYN,数据,SSYN,异步传送时序图,6,、常用的输入输出方式,基本概念,在计算机主机和,I/O,设备之间采用不同的控制方式进行数据传送；,各种方式的性能、价格、解决问题的重点不同。,常用的控制方式,程序直接控制方式,程序中断传送方式,直接存储器存取方式,I/O,通道控制方式,外围处理机方式,程序直接控制方式,基本概念,用户程序直接使用,I/O,指令完成输入输出操作，由,CPU,查询设备的运行状态来控制数据传送过程,控制过程,开始传送数据前,CPU,检测设备是否准备好（通过读取接口中的状态寄存器内容实现），若设备已经准备好则启动这次传送；若没有准备好，则重复检测设备,存在问题,缺点是严重影响系统性能，,CPU,与外设只能串行工作，,CPU,资源浪费，降低系统效率,如果设备出现故障，,CPU,无法获取正确的设备状态信息，则计算机将可能进入“死机”局面,程序直接控制方式,CPU,处理过程,程序直接控制方式,A 2000,2000:MVRD R2, 000A,MVRD R0, 0030,2004:OUT 80,DEC R2,JRZ 200E,PUSH R0,2008:,IN 81,SHR R0,JRNC 2008,POP R0,INC R0,JR 2004,200E:RET,CPU,方,：,往接口送出要输出的字符,查询接口状态（循环等待）,直到外设已经输出该字符,输出下一个字符,外设方,：,接收接口中的字符往外设中输出字符,处理完后，置状态寄存器,接收下一个字符,通过串行接口输出 ,09,十个数字符的程序,程序中断传送方式,基本概念,通常在程序中安排一条指令，启动外设，然后,CPU,继续执行程序。当外设完成信号，在结束一条指令执行过程、下一条指令尚未开始的时刻，停下正在运行的程序，保存好运行的现场信息，转去完成数据传送工作，通常传送一个字节或字，传送完毕之后返回原来的程序继续执行。,工作特点,系统在启动外设后到数据准备完成这段时间内,CPU,一直在执行程序，而不是处于等待状态，一定程度上实现了,CPU,与外设的并行工作。,多台外设启动后可以同时进行数据交换的准备工作，若多台外设同时发出中断请求信号，,CPU,可以按照一定的优先顺序进行处理，从而实现了外设的并行工作。,直接存储器存取方式,主要应用于快速外围设备和主存储器进行快速成批交换数据的场合。,数据的传输过程可以交由一块专用的,DMA,接口卡来控制，让,DMA,卡代替,CPU,控制在快速设备与主存储器之间直接传输数据，每传输一个数据只需一个总线周期即可。,从共同使用总线的角度看，,DMA,和,CPU,成为竞争对手关系。当完成一批数据传输之后，快速设备还是要向,CPU,发一次中断请求，报告本次传输结束的同时，“请示”下一步的操作要求。,I/O,通道控制方式,基本概念,I/O,通道是计算机系统中代替,CPU,管理控制外设的独立部件，是一种能执行有限,I/O,指令集合,通道命令的,I/O,处理机。,一对多的连接关系，适应不同速度、不同种类的外部设备，可并行工作。,通道功能,根据,CPU,要求选择某一指定外设与系统相连，向该外设发出操作命令，进行初始化,指出外设读,/,写信息的位置以及与外设交换信息的主存缓冲区地址,控制外设与主存之间的数据交换,指定数据传送结束时的操作内容，检查外设状态,外围处理机方式,主要用途,主要应用于大型高性能计算机系统中，使用微小型通用计算机协助主处理机完成输入输出操作。,主要功能,不但可以完成前面讲的,I/O,通道的,I/O,控制功能，还可以完成更加复杂多样的附加操作功能；,例如：码制转换、格式处理、数据块的检错纠错处理，承担,I/O,系统与设备的诊断维护、人机交互处理等处理功能。,程序中断输入输出方式,中断的概念,是由,I/O,设备或其他非预期的急需处理的事件引起的，它使,CPU,暂时中断现在正在执行的程序，而转至另一服务程序去处理这些事件，处理完成后再返回原程序,中断的作用,CPU,与,I/O,设备并行工作,硬件故障报警与处理,实现人机交互联系,实现多道程序分时运行,实现过程控制实时处理,中断服务程序,中断服务程序,入口,1,入口,2,1,2,K,K,+1,Q,Q,+1,中断服务程序,1,中断服务程序,2,中断的概念,IO,中断产生：以打印机为例,发中断请求,空闲,接收,数据,接收,数据,准备,发中断请求,打印,打印,打印机,执行主程序,继续执行主程序,继续执行主程序,响应中断,中断返回,响应中断,中断返回,启动,打印机,传送,数据,传送,数据,CPU,CPU,与打印机并行工作,程序中断输入输出方式,中断源,能引起中断的事件或能发出中断请求的设备,中断源分类,硬件中断,：由各种输入,/,输出设备、一些接口卡等引起的中断被称为,外（部）中断,，而由处理机硬件故障、程序运行出错等引起的中断被称为,内（部）中断,，例如非法指令、算术运算溢出、校验错、电源故障等都会产生内中断。,软件中断,：由写在程序中的语句（例如用户程序中的系统调用指令，,trap,指令等）引起的一段程序的执行过程，它很类似于一次中断处理过程。,软件中断是严格的与程序运行过程同步的，而硬件中断则是随机发生的。,程序中断输入输出方式,中断触发器,当中断源发生引起中断的事件时，先将它保存在设备控制器的“中断触发器”中，即将“中断触发器”置“,1”,，向,CPU,发出“中断请求”信号。每个中断源有一个中断触发器，全机的多个中断触发器构成中断寄存器。,中断屏蔽触发器,当产生中断请求后，用程序方式有选择的封锁部分中断，而允许其他部分中断仍得到响应，称为中断屏蔽。实现方法是为每个中断源设置一个,中断屏蔽触发器,来屏蔽设备的中断请求。,程序中断输入输出方式,可屏蔽中断和不可屏蔽中断,可以被,CPU,通过指令限制其发出中断请求的中断属于可屏蔽中断，例如对某些外围设备就可以在一段时间里执行中断屏蔽；一些中断是不允许执行屏蔽中断的,例如电源掉电中断，称这类中断为不可屏蔽中断。,禁止中断,如果由于某种原因，在很短一小段时间内，不允许,CPU,接收任何一个中断请求（,禁止中断,），通常是在,CPU,内部设置一个“,中断允许,”触发器，只有该触发器被置为“”状态,才允许,CPU,响应中断请求，该触发器被置为“,0”,状态，则禁止,CPU,响应中断请求；,指令系统中，要给出“开中断”指令（置“”中断允许触发器）和“关中断”指令（清“”中断允许触发器）。,程序中断输入输出方式,中断优先级,为管理众多的中断请求，需要按每个（类）中断处理的急迫程度，对中断进行分级管理。在有多个中断请求时，首先响应与处理优先级最高的一个中断请求。,中断嵌套,是指在处理中断的过程中又可以响应更高优先级中断的办法。,如果,CPU,正在处理优先级低的一个中断，又来了优先级更高的一个中断请求，则停止低优先级的中断处理过程，以便及时响应更高优先级的中断请求，在该高优先级中断处理完成之后，接下来再继续处理低优先级的中断，在该低优先级中断处理完成之后，返回去接着执行主程序。,程序中断输入输出方式,中断请求,中断源给,CPU,发控制信号，通过中断源的,中断触发器,完成（但受,中断屏蔽触发器,的制约）,中断响应,中断响应的基本条件：允许中断、,CPU,结束一条指令执行、中断优先级比当前处理任务高,中断处理,程序中断输入输出方式,判别中断源的方法,多个中断源发出中断请求时，首先需要找出其中中断优先级最高的那个中断源；,采用软件方案时，是用程序检查中断字的内容实现,全部的中断触发器构成中断寄存器，其内容称为中断字。当中断源数量很多时，中断字也就很长；,为了管理方便，通常把所有中断按不同类别、性质取分为若干个中断优先级，每个中断优先级中安排多个中断源，在确定中断优先次序时，先查最高中断优先级，再到这一中断优先级中找出中断优先次序最高的中断源。,采用硬件方案时，一般选用串行链式排队法，需要有比较、判断中断的优先级的逻辑线路,程序中断输入输出方式,定位中断服务程序入口地址,一是在中断总控程序中用专用的指令接收中断设备编码，再用该设备编码到指定的内存区中找到中断服务程序的入口地址。,另外一种是中断向量法，由每个中断源直接提供中断向量，用这一中中断向量为地址到中断向量表中取出中断服务程序的入口地址。中断向量表是由每个中断源的中断服务程序的入口地址组成的一张列表，通常被存放在内存中的指定的一片区域中。,主程序：,A2150,A2000 PUSH R0 2,个寄存器的入栈出栈操,*,EI (,6E00,) PUSH R13,作是为了避免不同优先级,MVRD R0,4D MVRD R13,0FFF,中断嵌套过程中彼此干扰,OUT 80 DEC R13,CALA 2150 JRNZ 2154,JR 2001 POP R13,RET POP R0,RET,A,2120,（,2130,，,2140,）,3,个中断服务程序入口各,不相同，并使用不同的寄,A2104,*,EI (,6E00,),存器检查输出的字符个数,JR 2120 PUSH R0,A2108 MVRD,R7,，,50,（,R8,，,R9,）,JR 2130 MVRD R0,31 (32,33),A210C OUT 80,前面带,*,号的语句属于,JR 2140 CALA 2150,扩展指令，只能用,E,命,DEC,R7,（,R8,，,R9,）,令输入指令码,JRNZ,2124,（,2134,，,2144,）,POP R0,*,IRET (,EF00,),3,级嵌套的中断实验,：主程序连续输出字符,M ,不同优先级的中断服务程序连续输出,50h,个对应的的数字符。,2150,入口的子程序完成延时等待。在中断服务程序中用于检查输出字符个数的寄存器各不相同，以避免中断嵌套过程中彼此干扰。,直接存储器存取,(DMA),方式,基本概念,DMA,是在专门的硬件（,DMA,接口卡）控制下，实现高速,I/O,设备与主存储器之间成批交换数据的输入,/,输出操作方式。,工作方式,独占总线方式：从传送第一个字开始直到这批数据传输完成的整个过程，,DMA,都把住总线不放，使总线只为本,DMA,使用。其缺点是,CPU,和其他,DMA,等,bus masters,都要停止运行，会影响系统运行效率。,周期挪用方式：在,DMA,占用总线周期传送一个字的期间，如果,CPU,在此期间并不使用总线，它就继续执行指令，二者均可运行，互不干涉，若,CPU,也要使用总线，则发生了争用总线的矛盾，此时,CPU,要让出一个总线周期先给,DMA,使用，然后自己才能得到总线使用权并继续运行。,DMA,与,CPU,交替访问主存方式。,DMA,控制器（,DMA,卡）,DMA,卡,是插接在总线插槽上的一块逻辑线路板，它的一端通过总线与计算机主存储器连接，另外一端通过电缆与高速设备连接。,与一般接口卡不同的是，,DMA,可以变化自己的角色，当,CPU,对它进行读写时，,CPU,是,bus mast