第20讲常用组合逻辑电路

20-1,加法器,第,20,讲 常用组合逻辑电路,20-2,编码器,20-3,译码器,20-4,数据选择器,20-1,加法器,20.1.1,二进制,十进制：,09,十个数码，,“,逢十进一,”,。,常用的组合逻辑电路有,加法器,、,编码器,、,译码器,、,数据选择器,等。,在数字电路中，为了把电路的两个状态,(,“,1,”,态和,“,0,”,态,),与数码对应起来，采用,二进制,。,二进制：,0,，,1,两个数码，,“,逢二进一,”,。,加法器,:,实现二进制加法运算的电路,进位,如：,0,0,0,0,1,1,+,1,0,1,0,1,0,1,0,不考虑低位,来的进位,半加器实现,要考虑低位,来的进位,全加器实现,20.1.2,半加器,半加：实现两个一位二进制数相加，不考虑来自低位的进位。,A,B,两个输入,表示两个同位相加的数,两个输出,S,C,表示半加和,表示向高位的进位,半加器：,半加器逻辑真值表,A,B,S,C,0 0 0 0,0 1 1 0,1 0 1 0,1 1 0 1,逻辑表达式,逻辑图,&,=1,.,.,A,B,S,C,逻辑符号：,CO,A,B,S,C,20.1.3,全加器,输入,A,i,表示两个同位相加的数,B,i,C,i,-1,表示低位来的进位,输出,表示本位和,表示向高位的进位,C,i,S,i,全加：实现两个一位二进制数相加，且考虑来自低位的进位。,全加器：,(1),列逻辑真值表,(2),写出逻辑式,A,i,B,i,C,i-1,S,i,C,i,0 0 0 0 0,0 0 1,1,0,0 1 0,1,0,0 1 1 0,1,1 0 0,1,0,1 0 1 0,1,1 1 0 0,1,1 1 1,1,1,逻辑图,&,=1,1,A,i,C,i,S,i,C,i-1,B,i,&,&,=1,逻辑符号：,A,i,B,i,C,i-1,S,i,C,i,CO,CI,20-2,编码器,把二进制码按一定规律编排，使每组代码具有一特定的含义，,称为编码。,具有编码功能的逻辑电路称为编码器。,n,位二进制代码有,2,n,种组合，可以表示,2,n,个信息。,要表示,N,个信息所需的二进制代码应满足,2,n,N,1.,二进制编码器,二进制编码器的作用：,将一系列信号状态转换成二进制代码。,所谓,编码,就是赋予选定的一系列二进制代码以固定的含义。,n,位二进制代码有,2,n,种不同的组合,，,可以表示,2,n,个信号,。,编码器,I,0,I,7,Y,0,Y,1,Y,2,8,个,信号,3,位二进制数,例如,8,线,-3,线编码器,20-2,编码器,2.,二,十进制编码器,二,-,十进制编码器的作用：,将十个状态（对应于十进制的十个代码）编制成,BCD,码。,十个输入,需要几位输出？,四位,设输入低电平有效，则真值表如下：,输入十个状态,二,-,十进制,编码器,F,3,I,0,I,9,F,0,F,1,F,2,二进制代码,按此表达式设计一,键控,8421,编码器,10,个按键分别是,0 9,作为输入，四位二进制码作为输出。,二,-,十进制编码器,简化真值表,+5V,R,0,1,2,3,4,5,6,7,8,9,&,F,3,&,F,2,&,F,1,&,F,1,0 0 0 1,0 0 1 0,0 0 1 1,0 1 0 0,0 1 0 1,0 1 1 0,0 1 1 1,1 0 0 0,1 0 0 1,键控,编码器,8421,3,、优先编码器,在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。,设,I,7,的优先级别最高，,I,6,次之，依此类推，,I,0,最低,。,真值表,20-3,译码器,译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。,20.3.1,二进制译码器,8个,3位,译码器,二进制代码,高低电平信号,真 值 表,例：,三位二进制译码器（输出高电平有效）,输 入,A B C,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 0 0,1,0 0 0 0 0 0 0,0 0 1 0,1,0 0 0 0 0 0,0 1 0 0 0,1,0 0 0 0 0,0 1 1 0 0 0,1,0 0 0 0,1 0 0 0 0 0 0,1,0 0 0,1 0 1 0 0 0 0 0,1,0 0,1 1 0 0 0 0 0 0 0,1,0,1 1 1 0 0 0 0 0 0 0,1,输 出,写出逻辑表达式,Y,0,=,A B C,Y,1,=,A B C,Y,2,=,A B C,Y,3,=,A B C,Y,7,=,A B C,Y,4,=,A BC,Y,6,=,A B C,Y,5,=,A B C,逻辑图,C,B,A,1,1,1,&,&,&,&,&,&,&,&,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 1 1,1 0 0,1,0,0,0,0,0,0,0,A,A,B,B,C,C,74LS138,译码器功能表,输 入,输 出,A,2,A,1,A,0,Y,0,Y,1,Y,2,Y,3,Y,4,Y,5,Y,6,Y,7,0 ,1,1 0,1 0,1 0,1 0,1 0,1 0,1 0,1 0,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,1 1 1 1 1 1 1 1,1 1 1 1 1 1 1 1,0 1 1 1 1 1 1 1,1 0 1 1 1 1 1 1,1 1 0 1 1 1 1 1,1 1 1 0 1 1 1 1,1 1 1 1 0 1 1 1,1 1 1 1 1 0 1 1,1 1 1 1 1 1 0 1,1 1 1 1 1 1 1 0,另有三个附加的控制端,20.3.2,集成二进制译码器,74LS138,74LS138,译码器的逻辑符号,在,S,1,=1,，,=0,时，输出信号,才取决于输入信号,A,2,、,A,1,、,A,0,的组合。,当,S,1,=0,时，无论其他输入信号是什么，输出都是高电平，即无效信号。,为高电平时，输出也都是无效信号。,三点说明：,逻辑函数,F,AB,B,C,AC,的最小项为：,20.3.3.,用译码器实现逻辑函数,C,B,“1”,A,74LS138,&,F,用,74LS138,还可以实现三变量或两变量的逻辑函数。因为变量译码器的每一个输出端的低电平都与输入逻辑变量的一个最小项相对应，所以当我们将逻辑函数变换为最小项表达式时，只要从相应的输出端取出信号，送入与非门的输入端，与非门的输出信号就是要求的逻辑函数。,例：,利用,74LS138,实现逻辑函数,F,AB,B,C,AC,解：,F,AB,B,C,AC,ABC,A,B,C,ABC,ABC,ABC,ABC,m,1,+,m,2,+,m,3,+m,4,+m,5,+m,6,构成的逻辑电路图,了解,例,2,、已知某函数的如下表所示,画出用二进制译码器和与非门实现这些函数的接线图。,写出函数的最小项表达式，并变换为与非,-,与非形式。,1,2,3,解,20.3.4,二,-,十进制显示译码器,在数字电路中，常常需要,把运算结果用十进制 数显示出来，,这就要用,显示译码器,。,二,十进制代码,译码器,驱动器,显示器,g,f,e,d,c,b,a,1.,半导体数码管,由七段发光二极管构成,例：,共阴极接法,a,b,c,d,e,f,g,0 1 1 0 0 0 0,1 1 0 1 1 0 1,低电平时发光,高电平时发光,共阳极接法,a,b,c,g,d,e,f,+,d,g,f,e,c,b,a,g,f,e,d,c,b,a,共阴极接法,a,b,c,d,e,f,g,2.,七段译码显示器,Q,3,Q,2,Q,1,Q,0,a,g,f,e,d,c,b,译码器,二,十进制代码,(,共阴极,),1,0,0,1,0,1,1,1,1,1,1,7个,4位,七段显示译码器状态表,g,f,e,d,c,b,a,Q,3,Q,2,Q,1,Q,0,a,b,c,d,e,f g,0 0 0 0 1 1 1 1 1 1 0 0,0 0 0 1 0 1 1 0 0 0 0 1,0 0 1 0 1 1 0 1 1 0 1 2,0 0 1 1 1 1 1 1 0 0 1 3,0 1 0 0 0 1 1 0 0 1 1 4,0 1 0 1 1 0 1 1 0 1 1 5,0 1 1 0 1 0 1 1 1 1 1 6,0 1 1 1 1 1 1 0 0 0 0 7,1 0 0 0 1 1 1 1 1 1 1 8,1 0 0 1 1 1 1 1 0 1 1 9,输 入,输 出,显示数码,3,、集成显示译码器,74LS48,引脚排列图,20-4,数据选择器,从,多路,数据中选择其中所需要的,一路,数据输出。,20.4.1,四选一数据选择器,输入数据,输出数据,使能端,D,0,D,1,D,2,D,3,W,S,A,1,A,0,控制信号,1,1,&,1,1,1,&,&,&,1,Y,D,0,D,1,D,2,D,3,A,0,A,1,S,1,0,0,0,0,0,0,“与”门被封锁，选择器不工作。,1,1,&,1,1,1,&,&,&,1,Y,D,0,D,1,D,2,D,3,A,0,A,1,S,0,1,D,0,0,0,0,“与”门打开，选择器工作。,由控制端决定选择哪一路数据输出。,选中,D,0,0,0,1,1,0,0,20.4.2,集成数据选择器,集成双,4,选,1,数据选择器,74LS153,选通控制端,S,为低电平有效，即,S=0,时芯片被选中，处于工作状态；,S=1,时芯片被禁止，,Y0,。,集成,8,选,1,数据选择器,74LS151,74LS151,的真值表,20.4.3,用数据选择器实现逻辑函数,基本原理,数据选择器的主要特点：,（,1,）具有标准与或表达式的形式。即：,（,2,）提供了地址变量的全部最小项。,（,3,）一般情况下，,D,i,可以当作一个变量处理。,因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入,D,i,来选择地址变量组成的最小项,m,i,，,可以实现任何所需的组合逻辑函数。,了解,基本步骤,确定数据选择器,确定地址变量,2,1,n,个地址变量的数据选择器，不需要增加门电路，最多可实现,n,1,个变量的函数。,3,个变量，选用,4,选,1,数据选择器,。,A,1,=A、A,0,=B,逻辑函数,1,选用,74LS153,2,74LS153,有两个地址变量。,求D,i,3,（,1,）公式法,函数的标准与或表达式,：,4,选,1,数据选择器输出信号的表达式：,比较,L,和,Y,，,得：,3,求,D,i,的方法,（,2,）真值表法,C=1时L=1，故D,0,=C,L=0，故D,2,=0,L=1，故D,3,=1,C=0时L=1，故D,1,=C,画连线图,4,4,第,20,讲,结 束,