单片机 第二章 单片机的结构及原理(精品)

上传人:沈*** 文档编号:244295966 上传时间:2024-10-03 格式:PPT 页数:67 大小:3.68MB
返回 下载 相关 举报
单片机 第二章 单片机的结构及原理(精品)_第1页
第1页 / 共67页
单片机 第二章 单片机的结构及原理(精品)_第2页
第2页 / 共67页
单片机 第二章 单片机的结构及原理(精品)_第3页
第3页 / 共67页
点击查看更多>>
资源描述
单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,*,返回总目录,第二章 单片机硬件结构,第一节 内部结构与引脚说明,第二节 单片机工作原理,第三节 存储器,第四节 并行输入,/,输出接口,第五节,CPU,时序,第六节 复位电路,第七节 工作方式,第一节 内部结构与引脚说明,一,.,单片机芯片的组成,主要组成部分*,1,、,中央处理器,是片机最核心的部分,是单片机的大脑和心脏,主要完成运算和控制功能。,80C51,的,CPU,是一个字长为,8,位的中央处理器。,2,、内部数据存储器(内部,RAM,),AT89S51,共有,256,个字节的,RAM,前,128,个位用户寄存器区,,后,128,个专用寄存器区。,3,、内部程序存储器(内部,ROM,),AT89S51,共有,4K,个字节的,FLSH,用于存放数据,原始数据。,4,、定时,/,计数器,AT89S51,共有,2,个,16,位的定时器,/,计数器,可以实现定时和计数,5,、并行,I/O,口,AT89S51,共有,4,个,8,位的,I/O,口(,P0,、,P1,、,P2,、,P3,),6,、串行口,AT89S51,有一个全双工的可编程串行口,及一个,ISP,串行编程,接口,7,、时钟电路,AT89S51,单片机内部有时钟电路,但晶振和微调电容需外接。,8,、中断系统,AT89S51,单片机共有,5,个中断源,,2,个外部,3,个内部中断源,即,2,个定时,/,计数中断,,1,个串行口中断。,二,.MCS-51,引脚功能(,P27,)*,1,、主电源引脚,Vss,和,Vcc,Vss,(20,脚,),:接地。,Vcc,(,40,脚):主电源,4V,+5.5V,2,、时钟电路引脚,XTAL1,和,XTAL2,XTAL1(19,脚,),:接外部晶体的一端,在片内它是振荡电路,反向放大器的输入端。,XTAL2(18,脚,),:接外部晶体的另一端,在片内它是振荡电路,反向放大器的输出端。,3,、,RST,、,ALE/PROG,、,PSEN,、,EA/Vpp,RST(9,脚,),:复位端,在该管脚输入,24,个时钟周期宽度以上,的高电平将使单片机复位。,ALE/PROG:,访问片外存储器时,作为锁存扩展地址低位字节的控制信号。,平时不访问片外存储器时,该端也以,1/6,的时钟振荡频率固定输出正脉冲,供定时或其它需要使用。,ALE,PSEN(29,脚,),:在访问,片外程序存储器,时,此端输出负脉冲作为程序存储器的读选通信号,EA/Vpp(29,脚,):,当该端输入高电平时,,CPU,从片内程序存储器地址,0000H,单元开始执行程序。当地址超出,4KB,时,自动执行片外程序存储器的程序。,该端,输入低电平时,CPU,仅访问片外程序存储器,4,、输入,/,输出引脚,P0.00.7(3932,脚,),:在访问片外存储器时,它分时提供低,8,位地址和,8,位双向数据。,P2.02.7(3932,脚,),:在访问片外存储器时,它输出高,8,位地址。,P3.03.7(3932,脚,),:双功能输入输出口。,0,0,1,1,0,1,0,0,0,0,1,1,0,1,0,0,0,0,1,1,0,1,0,0,0,0,0,1,0,0,1,0,第二节 单片机的工作原理,一、指令与程序概述,指令:是规定计算机执行特定操作的命令,,CPU,就是根据指令来指挥和控制计算机各部件协调动作,完成规定操作。指令通常分为,操作码,和,操作数,。例:,ADD A , #23H,操作码,操作数,指令系统:计算机全部指令的集合,二、,CPU,的工作原理,CPU,主要由,运算器,和,控制器,这两大部分组成。,1.,控制器,根据指令码产生控制信号,使运算器、存储器、输入,/,输出,端口之间能自动协调地工作。主要由以下各部件构成:,程序计数器,PC:16,位专用寄存器,用于存放和指示下一条,要执行指令的地址。具有自动加,1,的功能。,指令寄存器,:8,位寄存器,用于暂时存放指令,等待译码,指令译码器,:,对送入其中的指令进行翻译,产生相应的控,制信号,协调各部件进行工作。,运算器:用于进行算术、逻辑运算以及位操作处理。,2.,运算器,ALU,:,对数据进行算术运算及逻辑运算。,ACC,:,累加器。属于,8,位寄存器,用于存放操作数、,暂存,ALU,的运算结果等。,暂存器:用以暂存进入运算器之前的数据。,PSW,:,状态字寄存器。存储运算结果的标志。,三、执行程序的过程*,单片机的工作实质就是执行人们所编制的程序的过程。逐条执行指令的过程。单片机执行每一条指令都可以分为三个阶段进行:取指令、分析指令、执行指令。,取指令:根据程序计数器,PC,中的值从程序存储器读出现,行指令,送到指令寄存器,。,分析指令:将指令寄存器中的操作码取出后进行译码分,析指令的性质。如指令要求操作数,则寻找,操作数的地址。,执行指令:取出操作数,然后按照操作码的性质对操作,数进行操作。,MOV A , #23H,例:,机器码,74H , 23H,ADD A , #23H,机器码,24H , 23H,0001H,0010H,46H,第,三节 存储器,问题,1,:存储容量为,256,个字节的存储器需要多少位地址?,问题,2,:存储容量为,4K,字节的存储器需要多少位地址?,问题,3,:存储容量为,64K,字节的存储器需要多少位地址?,00H,FFH,000H,FFFH,0000H,FFFFH,一、程序存储器,通常在这些入口地址处存放一条跳转指令,使程序跳转到用户安排的中断程序起始地址。,在,ROM,中以下,6,个单元具有特殊功能,二、数据存储器,低128B RAM,高,128B RAM,通用工作,寄存器区,MOV R0 , #BAH,?,哪一组,?,位寻址区,位,地址,00H,7FH,00H,1.,低,128B RAM,一般数据,缓冲器,MOV A , 7FH,2.,高,128B RAM,ACC : 8,位寄存器,通过暂存,器与,ALU,相连,简称,A,。,DPTR:,数据指针寄存器,,可拆,分为高字节,DPH,和低字,节,DPL,两个独立的,8,位,寄存器。(辅助,AUXR1,),B:,在乘除法运算中暂存数据,P0,P3,:,是,I/O,端口,P0,P3,的,锁存器。,程序状态字,PSW:,8,位的标志寄存器,CY,AC,F0,RS1,RS0,OV,F1,P,进位,辅助,进位,用户,标 志,寄存,器组,选择位,溢出,辅助进位,奇偶,标志,RS1,RS0,寄存器组,地址,0,0,0,组,00H07H,0,1,1,组,08H0FH,1,0,2,组,10H17H,1,1,3,组,18H1FH,奇偶标志,P: A,中,1,的个数为奇,P=1;,为偶,P=0,部分可,位,寻址的特殊功能寄存器,第四节 并行输入输出端口,一、,P0,口,1,、一般,I/O,口,(,1,)输出,输出,0,0,1,0,0,截止,1,导通,0,(,2,)输出,输出,1,1,1,0,0,截止,0,截止,1,注意:对于,P0,口输出必须“外接”上拉电阻,(,3,)输入(读引脚),1,1,1,0,0,截止,0,截止,1,注意:对于,P0,口输入前,必须必须向端口,写入“,1”,(,MOV P0 , #0FFH,),2,、地址,/,数据总线,1,(,1,)输出,输出,1,1,0,1,导通,截止,1,1,(,2,)输出,输出,0,0,1,0,截止,导通,0,二、,P1,口,1,、一般,I/O,口,与,P0,口类似,但不需外接上拉电阻,2,、第二功能,P1,口各位,第二功能的名称及作用,P1.0,T2-,定时,/,计数器,2,的外部计数输入,/,时钟输出,P1.1,T2EX-,定时,/,计数器,2,的捕获触发和双向控制,P1.5,MOSI-,主机输出线,用于,ISP,P1.6,MOS0-,主机输入线,用于,ISP,P1.7,SCK-,串行时钟线,用于,ISP,三、,P2,口,与,P0,口类似,但不需外接上拉电阻,四、,P3,口,1,1,、一般,I/O,口,2,、第二功能,1,五、读端口,/,引脚,1,、读引脚,MOV P0 , #0FFH,MOV P0 , #01H,1,0,截止,1,2,、读端口,ANL P0 , #0FFH,截止,1,第五节,CPU,时序,时钟周期,:也称为振荡周期,定义为时钟脉冲频率的倒数,,是计算机最基本的、最小的时间单位。例,:,振荡频,率为,1MHZ,,,则 时钟周期就为,1us,。,80C51,的振荡,频率范围是,1.212MHZ,,并把,一个时钟周期定义,为一个节拍(,P,),,两个节拍定义为一个状态周期,(用,S,来表示)。,机器周期,:完成一个基本操作(取指令等)所需要的时间。,80C51,中,一个机器周期等于,12,个时钟周期,,即,6,个,S,周期。,指令周期,:执行一条指令所需要的时间。 (附录举例),一、,CPU,时序及有关概念,S2,S3,S4,S5,S6,S1,1 2 3 4 5 6 7 8 9 10 11 12 1 2 3 4,OSC,ALE,INC A,单字节单周期,ADD A,DATA,双,字节单周期,INC DPTR,单字节双周期,MOVX A,Ri,单字节双周期,S1 S2 S3 S4 S5 S6,S1 S2 S3 S4 S5 S6 S1 S2,S1 S2 S3 S4 S5 S6 S1 S2,二、振荡器和时钟电路,1,、内部时钟,2,、外部时钟,第六节 复位及其电路,一、复位状态,P0,P3,:,FFH,SP : 07H,RAM,:不受影响,上电复位内容为随机,二、复位电路,1,、上电复位,(冷启),2,、手动复位,(热启),按键脉冲,按键电平,第七节 工作方式,单片机除具有一般的程序执行外,还具有两种低功耗方式:待机方式和掉电方式。前者可使功耗减小电流一般为,1.7mA,6mA,后者可使功耗减到最小,一般为,5uA,50uA,。,一、电源控制寄存器,PD:,掉电方式位,,PD=1,进入掉电方式,(ORL PCON , #01H),IDL:,待机方式位,,IDL=1,进入待机方式,(ORL PCON , #02H),同时为,1,时,进入掉电方式。复位时,,PCON,所有位被清零,二、待机方式,在待机方式下,振荡器继续运行,时钟信号继续提供给,中断逻辑、串行口和定时器,,但提供给,CPU,的内部时钟,信号被切断,,CPU,停止工作,。这时,,SP,、,PC,、,PSW,、,ACC,以及所有的工作寄存器内容都被保留起来。,通常,CPU,的耗电量占芯片耗电量的,80,90,,所以待机,方式下,,AT89S51,电流可由正常的,20mA,降为,6mA,,甚至更低,中止待机方式途径:硬件复位、中断方式,三、掉电方式,在掉电方式下,片内振荡器被封锁,一切功能都停止,只,有,片内,RAM,的,00H,7FH,单元的内容被保留,端口的输出,状态值都保存在对应的,SFR,中,ALE,和,/PSEN,均为低电平。,在掉电方式下,,VCC,可降至,2V,,片内,RAM,处于,50uA,左右的,“饿电流”供电状态,以最低的耗电保存信息。退出掉电,方式的唯一方法是“硬件复位(,10ms,)”,复位后所有特殊,功能寄存器的内容重新初始化,但内部,RAM,区的数据不变。,当单片机进入掉电方式时,必须使外围器件处于禁止状态。,为此,应将一些必要数据写入,I/O,口的锁存器,禁止外围器,件产生误动作。,一、,AT89S51,的主要组成部分,1,、中央处理器,是片机最核心的部分,是单片机的大脑和心脏,主要完成运算和控制功能。,AT89S51,的,CPU,是一个字长为,8,位的中央处理器。,2,、内部数据存储器(内部,RAM,),AT89S51,共有,256,个字节的,RAM,前,128,个位用户寄存器区,后,128,个专用寄存器区。,本 章 小 结,3,、内部程序存储器(内部,ROM,),AT89S51,共有,4K,个字节的,Flash,用于存放数据,,原始数据,。,4,、定时,/,计数器,AT89S51,共有,2,个,16,位的定时器,/,计数器,可以实现定时和计数,5,、并行,I/O,口,AT89S51,共有,4,个,8,位的,I/O,口(,P0,、,P1,、,P2,、,P3,),6,、串行口,AT89S51,有一个全双工的可编程串行口,及一个,ISP,串行编程接口,7,、时钟电路,AT89S51,单片机内部有时钟电路,但晶振和微调电容需外接。,8,、中断系统,80C51,单片机共有,5,个中断源,,2,个外部,3,个内部中断源,即,2,个定时,/,计数中断,,1,个串行口中断。,二、,AT89S51,引脚功能,熟练掌握部分引脚功能及各自的特点,1.,并行,I/O,口,P0P1,2.,主电源引脚,Vss,和,Vcc,3.,复位引脚,RST,等,三、,CPU,的构成,1.,控制器,程序计数器,PC,:,16,位专用寄存器,用于存放和指示下一条,要执行指令的地址。具有自动加,1,的功能。,指令寄存器:,8,位寄存器,用于暂时存放指令,等待译码,指令译码器:,对送入其中的指令进行翻译,产生相应的,控制信号,协调各部件进行工作。,2.,运算器,ALU,:,对数据进行算术运算及逻辑运算。,ACC,:,累加器。属于,8,位寄存器,用于存放操作数、,暂存,ALU,的运算结果等。,暂存器,:,用以暂存进入运算器之前的数据。,PSW,:,状态字寄存器。存储运算结果的标志。,四、执行指令的过程,取指令:根据程序计数器,PC,中的值从程序存储器,读出现行指令,送到指令寄存器,。,分析指令:将指令寄存器中的操作码取出后进行译码,分析指令的性质。如指令要求操作数,则,寻找操作数的地址。,执行指令:取出操作数,然后按照操作码的性质对操,作数进行操作。,五、存储器,1.,存储容量与地址线的位数。,2.,AT89S51,存储器的结构,通用工作寄存器区,MOV R0 , #BAH,?,哪一组,?,位,寻址区,位,地址,00H,7FH,00H,(,1,)低,128B RAM,一般数据,缓冲器,MOV A , 7FH,(2),高,128B RAM,ACC : 8,位寄存器,通过暂存,器与,ALU,相连,简称,A,。,DPTR:,数据指针寄存器,,可拆,分为高字节,DPH,和低字,节,DPL,两个独立的,8,位,寄存器。,B:,在乘除法运算中暂存数据,P0,P3,:,是,I/O,端口,P0,P3,的,锁存器。,程序状态字,PSW: 8,位的标志寄存器,CY,AC,F0,RS1,RS0,OV,F1,P,进位,辅助,进位,用户,标 志,寄存,器组,选择位,溢出,辅助进位,奇偶,标志,RS1,RS0,寄存器组,地址,0,0,0,组,00H07H,0,1,1,组,08H0FH,1,0,2,组,10H17H,1,1,3,组,18H1FH,奇偶标志,P: A,中,1,的个数为奇,P=1;,为偶,P=0,时钟周期,:也称为振荡周期,定义为时钟脉冲频率的倒数,,是计算机最基本的、最小的时间单位。例,:,振荡频,率为,1MHZ,,,则 时钟周期就为,1us,。,80C51,的振荡,频率范围是,1.212MHZ,,并把,一个时钟周期定义,为一个节拍(,P,),,两个节拍定义为一个状态周期,(用,S,来表示)。,机器周期,:完成一个基本操作(取指令等)所需要的时间。,80C51,中,一个机器周期等于,12,个时钟周期,,即,6,个,S,周期。,指令周期,:执行一条指令所需要的时间。 (附录举例),六、时序,四、,0809,与,80C51,的硬件连接,复位电路,时钟电路,石英晶体振荡器,
展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 管理文书 > 施工组织


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!