第2章_CMOS数字集成电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章,CMOS,数字集成电路,2.1 引言,2.2,集成电路的主要生产工艺,晶片准备,制版,光刻工艺,氧化工艺,淀积,腐蚀,扩散,P,型衬底,SiO2,N,+,N,+,G,S,D,金属,2.3,CMOS,反相器及其版图,2.3.1,MOS,晶体管及其版图,L,W,多晶硅,SiO,2,源(N,+,),漏(N,+,),NMOS,晶体管,栅(G),源(,S),漏(D),栅氧化层,P,型,NMOS,管的物理模型,P,型衬底,N,+,N,+,空穴,电子,沟道,NMOS,管特性,漏极,电流,NMOS,管特性,当不考虑沟道长度调制系数,的影响时,:,截止状态,V,GS,V,TN,V,GS,V,DS,+V,TN,饱和区,V,TN,V,GS,V,DS,+V,TN,对于,PMOS,管,V,GS,V,TP,V,GS,V,DS,+V,TP,V,GS,+V,TP,V,GS,V,TP,NMOS,管在线性区的沟道电阻,数字电路的应用中,NMOS,管作电阻,R,DS,PMOS,管,2.3.2,CMOS,反相器的结构及其版图,R,P,=R,N,V,OUT,CMOS,反相器,V,DD,V,IN,M,1,M,2,V,DD,V,OUT,R,P,(M,2,),V,IN,V,IN,R,N,(M,1,),CMOS,反相器的等效模型,CMOS,反相器的制作工艺,物理结果截面(侧视),场氧化,(,FOX),掩膜板,(,顶视,),N,阱,N,阱掩膜板,薄氧,掩膜板,薄氧层,P,型衬底,N,阱,P,型衬底,N,阱,薄,氧化层,多晶硅掩膜板,多晶硅,N,+,掩膜板,N,+,N,+,P,型衬底,N,阱,多晶硅,NMOS,管,P,型衬底,N,阱,N,+,N,+,PMOS,管,P,型衬底,N,阱,N,+,N,+,P,+,P,+,N,+,P,+,P,+,掩膜板(负),金属,金属掩膜板,P,型衬底,N,阱,N,+,N,+,P,+,P,+,接触,接触孔,接触掩膜,P,型衬底,N,阱,N,+,N,+,P,+,P,+,金属,2.4 设计规则和工艺参数,几何设计规则,电学设计规则,设,计,规,则,几何规则规定了版图制作中,的各种尺寸,对版图各层之间,的重叠、有源区的特征尺寸、,以及线条的宽度和间距等几,何尺寸所作出的规定。,电学规则是电路连线电阻、,分布电容、功耗等应达到,的指标。,分布电容,MOS,晶体管的器件电容,C,BS,C,GB,C,BD,S,D,沟道,C,BS,C,GB,C,BD,C,GS,G,C,GD,一般，栅极电容可统一近似为：,式中，,0,是真空的介电系数，,0X,是二氧化硅的相对介电常数，,0X,=4,，,A,为栅氧化 层面积，,t,0X,为栅氧化层厚度。,，,扩散电容,源,扩散区,面 积,漏,扩散区,面 积,源区,漏区,a,b,扩散电容包括扩散,区面电容和侧电容,两部分:,式中，,C,ja,为每平方微米面结电容，,C,jp,为每微米的侧面,电容，,a,为扩散区的宽度，,b,为扩散区的长度。,结电容,C,ja,是结电压,V,j,的函数,：,式中，,B,为结电势，,B,0.6V。n,是常数，与,PN,结,附近杂质的分布有关，,n=0.30.5。,连线电容,信号沿导线传播的延迟依赖于许多因素，包括导线的分布电阻与电容，驱动源的阻抗，以及负载阻抗。对于长线，由导线层中分布电阻和分布电容引起的传播延迟起支配作用。,导线的延迟时间,in R R R R R out,C,C,C,C,C,当,n,很大时,:,式中，,r,是单位长度导线分布电阻，,c,是单位长度导线,分布电容，,l,是导线长度。,门的延迟,CMOS,门的延迟下降时间,上升时间,t,r,t,f,0.9,V,DD,0.1,V,DD,CMOS,电路的功耗,静态功耗,动态功耗,对负载电容,充放电功耗,短路功耗,减小,CMOS,管的输入电容，对于提高电路的工作速度和,降低动态功耗都是有利的。此外，降低电源电压可以同时减,少静态功耗、动态功耗和短路功耗，因此在低功耗系统中都,采用1.53.3,V,的电源电压。,2.5,CMOS,数字电路的特征,2.5.1,标准逻辑电平,种类,供电电源,TTL,5.0,0.8,2.0,ALSTT,5.0,0.8,2.0,ECL,-5.2,-1.5,-1.1,HCMOS,5.0,0.9,3.6,NMOS,5.0,0.9,3.6,2.5.2 逻辑扇出特性,R,2.5.3,容性负载及其影响,t,PD,=,t,LH,+,t,HL,=2.2(R,P,+R,N,)C,2.5.4 CMOS,电路的噪声容限,设,V,OL,和,V,OH,是反相器的额定输出低电平和高电平，,V,IL,和,V,IH,是反相器输入端的阈值电压，则当反相器的输入,V,i,V,IL,时，反相器输出为高电平,；,V,i,V,IH,时，反相器输出为低电平,，当,V,IL,V,i,V,IH,时，电路处于不定态。,V,IL,是保证可靠的逻辑“1”状态,CMOS,反相器的最大输入电压，,V,IH,是保证可靠的逻辑“0”状态,CMOS,反相器的最小输入电压。于是，定义噪声容限为：,低电平噪声容限,NM,L,=V,IL,-V,OL,高电平噪声容限,NM,H,=V,OH,-V,IH,CMOS,电路的噪声容限的分析计算,CMOS,反相器的直流电压转移特性曲线,V,D,V,OH,=V,DD,V,OL,=0,V,IL,V,IH,V,i,CMOS,电路的噪声容限,对于典型的,CMOS,电路，,V,TN,=1V，,V,TP,=-1V，,V,DD,=5V，,CMOS,电路的噪声容限,对于,NMOS,电路，,NM,L,=1.38V，NM,H,=1.98V,对于,TTL,电路，,NM,L,=0.4V，NM,H,=0.8V,对于3.3,V,供电的,CMOS,电路，,NM,L,=1.4875V，,NM,H,=1.4875V,2.6,CMOS,逻辑门,2.6.1,CMOS,或非门,V,DD,M,3,M,4,b,a,M,1,M,2,输入,导通管,截止管,输出,输出阻抗,b,a,0,0,M,3,，M,4,M,1,，M,2,1,2,R,P,0,1,M,1,，M,4,M,2,，M,3,0,R,N,1,0,M,2,，M,3,M,1,，M,4,0,R,N,1,1,M,1,，M,2,M,3,，M,4,0,1/2,R,N,2.6.2,CMOS,与非门,V,DD,M,4,M,2,M,1,M,3,a,b,输入,导通管,截止管,输出,输出阻抗,b,a,0,0,M,3,，M,4,M,1,，M,2,1,1/2,R,P,0,1,M,2,，M,3,M,1,，M,4,1,R,P,1,0,M,1,，M,4,M,2,，M,3,1,R,P,1,1,M,1,，M,2,M,3,，M,4,0,2,R,N,2.7,CMOS,传输门,2.7.1,NMOS,多路选择器,M,4,F,4,F,3,F,2,a,b,M,7,M,5,M,3,M,1,M,8,M,6,M,2,F,1,Y,a b,导通管,输出,Y,0 0,M,1,，M,2,M,3,，M,6,F,1,0 1,M,3,，M,4,M,1,，M,8,F,2,1 0,M,5,，M,6,M,2,，M,7,F,3,1 1,M,7,，M,8,M,4,，M,5,F,4,2.7.2,CMOS,传输,A,C,B,