11第十一讲DRAM存储器

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,DRAM,存储器与高性能存储器,第,3,章 存储系统,教学内容,DRAM,存储器,高性能存储器,2,教学要求,掌握,DRAM,存储器的读写过程和刷新过程的原理。,理解各个周期的特点，并能绘制图。,理解,EDRAM,芯片的组成和工作原理。,掌握内存条的功能和存储地址的分配。,3,教学重点,DRAM,的读写，刷新功能。,内存的读写工作过程。,4,一,DRAM,存储器芯片,1,四管动态存储元,写入操作：,X,Y,地址译码线为高电平，写入“,1”,时,I/O,为高，,T2,导通，,T1,截止；写入“,0”,时,I/O,为低，,T1,导通，,T2,截止。,读出操作：,加预充电压使,T9,T10,导通，位线电容充电。,X,Y,地址译码线为高电平，读“,1”,时，电容,C2,上有电荷，,T2,导通所以,D,上的电荷会泄漏，变为低电压。,5,一,DRAM,存储器芯片,保持状态：,加预充电压使,T9,T10,导通，位线电容充电。,X,地址译码线为高电平，,Y,地址译码线为低电平。,D,上的电荷补充到,A,B,点使得,T2,T1,的状态维持下去。,刷新的时候不读出，读出的时候不刷新。,6,一,DRAM,存储器芯片,2,单管动态存储元,单管动态存储元电路由一个管子,T1,和一个电容,C,构成。,写入,：,字选择线为“,1”,，,T1,管导通，写入信息由位线,(,数据线,),存入电容,C,中；,读出,：,字选择线为“,1”,，存储在电容,C,上的电荷，通过,T1,输出到数据线上，通过读出放大器即可得,到存储信息。,7,一,DRAM,存储最小单元,8,DRAM,存储元的记忆原理,1,、,MOS,管作为开关使用，信息由电容器上的电荷量体现,电容器充满电荷代表存储了,1,；电容器放电没有电荷代表存储了,0,3,、写,0,输出缓冲器和刷新缓冲器关闭；输入缓冲器打开，输入数据,D,IN,=0,送到存储元位线上；行选线为高，打开,MOS,管，电容上的电荷通过,MOS,管和位线放电,5,、读出,1,后存储位元重写,1,(1,的读出是破坏性的,),输入缓冲器关闭，刷新缓冲器和输出缓冲器,/,读放打开，,D,OUT,=1,经刷新缓冲器送到位线上，再经,MOS,管写到电容上,4,、读出,1,输入缓冲器和刷新缓冲器关闭；输出缓冲器,/,读放打开,(R/W,为高,),；行选线为高，打开,MOS,管，电容上存储的,1,送到位线上，通过输出缓冲器,/,读出放大器发送到,D,OUT,，即,D,OUT,=1,2,、写,1,输出缓冲器和刷新缓冲器关闭；输入缓冲器打开,(R/W,为低,),，,D,IN,=1,送到存储元位线上；行选线为高，打开,MOS,管，位线上的高电平给电容器充电,9,二,DRAM,芯片的结构,10,芯片的外观,11,DRAM,存储芯片实例,2116,芯片地址线，锁存器，行列选址，数据线,12,小结,DRAM,与,SRAM,最大的不同是,DRAM,的刷新操作，最小刷新周期与介质相关。,有 控制信号，而没有 片选信号。扩展时用 信号代替 信号。,地址线引脚只引出一半，因此内部有两个锁存器，行地址选通信号和列地址选通信号在时间上错开进行复用。,13,实例,例,1,：某一动态,RAM,芯片，容量为,64K1,，除电源线，接地线和刷新线外，该芯片最小引脚数目为多少？,14,三,DRAM,的周期,读周期：,行地址和列地址要在行选通信号与列选通信号之前有效，并在选通信号之后一段时间有效。保证行地址与列地址能正确选通到相应的锁存器。,写周期：写命令信号必须在选通信号有效前有效。,15,三,DRAM,的周期,刷新周期：,刷新时，行选通信号有效，列选通信号无效。且刷新地址必须在行选通信号有效前有效，并保持一段时间。,刷新周期：,典型值,2ms,、,8ms,16ms,；某些器件可大于,100ms,16,有关,DRAM,的刷新,刷新操作与读操作的类似，,但不同。刷新仅给栅极电容补充电荷，不需要信息输出。刷新时整个存储器,所有芯片,一起刷新。,无论刷新是由控制逻辑产生地址逐行循环刷新，还是芯片内部自动刷新，都,不依赖于外部的访问,，对,CPU,是透明的。,17,四 刷新方式,分类,集中式刷新,分散式刷新,背景,某个存储器结构为,1024,1024,的存储矩阵。读,/,写周期为,TC=0.5,s,，刷新周期为,8ms,18,集中刷新方式,集中式刷新：,将一个刷新周期分为两部分,前一段时间进行正常读,/,写；后一段时间作为集中刷新时间,优点：,对存储器的平均读,/,写时间影响不大，适用于高速存储器,缺点：,在集中刷新时间内不能进行存取访问,死时间,读,/,写,/,保持,刷新,t,c,t,c,0,1,2,14975,0,1,1023,8ms,集中刷新方式,8ms,分成,16000,个,T,C,(=0.5,s),，只需,1024,个,T,C,进行刷新,19,分散刷新方式,分散式刷新,：前先用刷新的行数对刷新周期进行分割，再将分割好的时间分为两部分,前段时间用于读,/,写，后一小段时间用于刷新,读,/,写,7.8,s,8ms,刷新,读,/,写,7.8,s,刷新,异步刷新方式,将,8ms,分割成,1024,个时间段，每段时间为,8ms/1024=7.8125,s(,取,7.8,s),，,每隔,7.8,s,刷新一行，,8ms,内完成对所有,1024,行的一次刷新,20,四 刷新方式,例,3,：有一个,16K16,的存储器，用,1K4,位的,DRAM,芯片,(,内部结构与,2114SRAM,一致,),构成，设读,/,写周期为,0.1us,如单元刷新间隔不超过,2ms,，问：,若采用集中式刷新方式,，存储器刷新一遍最少用多少读,/,写周期？死时间率是多少？,21,五 标准的刷新操作控制方式,只用 信号刷新，信号无动作，这种方法消耗的电流小，但是需要外部刷新地址计数器。,在 之前刷新，利用,DRAM,器件内部具有的刷新地址计数器来产生。,22,存储器控制电路组成,(1),地址多路开关：刷新时需要提供刷新地址，由多路开关进行选择。,(2),刷新定时器：定时电路用来提供刷新请求,(3),刷新地址计数器：只用,RAS,信号的刷新操作，需要提供刷新地址计数,(4),仲裁电路：对同时产生的来自,CPU,的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定。,(5),定时发生器：提供行地址选通信号,RAS,、列地址选通信号,CAS,和写信号,WE.,23,七 主存储器的组成实例,以,DRAM,控制器,W4006AF,为例，说明,80386,中主存储器的构成方法。,24,小结,W4006AF,的外特性,可以控制两个存储体交叉访问；,可以对,256KB16MB,的,DRAM,片子进行访问；,最多可控制,128,个,DRAM,片子；,采用,CAS,在,RAS,之前的刷新方式。,25,二 存储器容量的扩展,字扩展,位扩展,字位扩展,26,1,位扩展,通过扩大字长，增加容量。,使用,8K1,的,RAM,芯片组成,8K8,的存储器。,位扩展只加大了字长，地址线个数前后不变，数据线增加了。,27,2,字扩展,通过增加单位数，增加容量，即字向扩充。,使用,16K8,的芯片组成,64K8,的存储器。,字扩展加大了字数，数据线，低地址线个数前后不变，但增加高地址线,28,3,字位扩展法,一个存储器的容量为,MN,位，若使用,Lk,位的芯片，需要在字向和位向同时扩展，此时共需要,(M/L)(N/K),个芯片。,29,综合例子,例,1,：若某,RAM,芯片，其存储容量为,16K8,位，问：该芯片引出线的最小数目应为多少？存储芯片的地址范围是多少？,30,综合例子,例,2,：模块化存储器的设计，已知某,8,位机主存采用半导体存储器，地址码为,18,位，若用,4K4,位的,RAM,芯片组成该机所允许的最大主存空间，并选用模块条的形式,.,问：,若每个模块条为,32K8,位，共需几个模块条？,每个模块条内有多少片,RAM,芯片？,主存共需多少芯片？,CPU,如何选择各模块条？,31,综合例子,例,3,：用,8K8,位的,ROM,芯片和,8K4,的,RAM,芯片组成存储器，按字节编址，其中,RAM,的地址为,2000H,7FFFH,ROM,的地址为,C000H-FFFFH,，画出此存储器组成的结构图及与,CPU,连接图。,32,类型,SD,、,DDR,、,DDR2,、,DDR3,封装,有,30,脚、,72,脚、,100,脚、,144,脚、,168,脚、,184,脚、,240,脚,(DDR2,、,DDR3),30,脚,8,位数据线,，容量,256KB,32MB,72,脚,32,位数据总线,100,脚以上,既用于,32,位,又用于,64,位数据总线,，容量,4MB,512MB,DDR3,单条容量可达,32GB,存储器容量的扩充实例,33,三高级,DRAM,芯片,静态存储器和动态存储器相比,:,信息保存性,昂贵与否,适用范围,外部控制电路,34,FPM-DRAM(,程序局部性原理,),早期的一种,DRAM,方式,基于程序局部性原理,先确定行地址,再确定列地址,页是由一个行地址和该行中所有列地址确定的存储单元的组合,.,被,EDO-DRAM,取代,目前被,SDRAM,取代,35,2 CDRAM,1M4,位的,EDRAM,芯片框图 地址线,11,位 块操作,36,说明：,以,SRAM,保存一行内容的办法，对,成块传送,非常有利。如果连续的地址高,11,位相同，意味着属于同一行地址，那么连续变动的,9,位列地址就会使,SRAM,中相应位组连续读出，这称为,猝发式读取。,37,说明,CDRAM,结构的优点：,在,SRAM,读出期间可同时对,DRAM,阵列进行刷新。,芯片内的数据输出路径与输入路径是分开的，允许在写操作完成的同时来启动同一行的读操作。,38,EDRAM,的内存条,1M4,位的片组成,1M32,位的存储器,32,位内存条模块的实现,39,EDRAM,的外部电路,8,个芯片共用片选信号,Sel,、行选通信号,RAS,、刷新信号,Ref,和地址输入信号,A0A10,。,块选择,A,40,内存模块,当某模块被选中，此模块的,8,个,EDRAM,芯片同时动作，,8,个,4,位数据端口,D3D0,同时与,32,位数据总线交换数据，完成一次,32,位字的存取。,模块的连续地址是高,13,位。这样利用每个,EDRAM,中的,SRAM,可以实现块连续快速存取。,41,主存物理地址的存储空间分布,奔腾,PC,机主存物理地址存储空间分布,42,3 SDRAM-synchronous DRAM,优点,:,与系统时钟信号同步,省去了与内存进行握手的控制信号,而是由告诉内存芯片需要进行几个时钟周期,然后启动访问,.,提高处理器与内存之间数据传输速度,.,43,小结,主要掌握,DRAM,芯片读写，刷新的工作过程，能计算相应的引线。,刷新方式的图，并能进行相关的计算。,EDRAM,的特点及其优点。,理解内存条的构成，以及字节允许线的功能。,44,