计算机控制系统—过程通道技术_1、2

单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第二章 过程通道技术,2.2,通道接口技术,2.1,概述,2.3,数字量输入通道,2.4,数字量输出通道,2.5,模拟量输入通道,2.6,模拟量输出通道,要点总结,1,2.1,概述,过程通道是计算机和生产过程之间设置的信息传送和转换的连接通道。,2,2.1,概述,过程通道,包括：,检测通道即输入通道,数字量输入通道,脉冲量输入通道,模拟量输入通道,控制通道即输出通道,数字量输出通道,脉冲量输出通道,模拟量输出通道,3,4,5,6,7,8,2.2,通道接口技术,2.2.1,通道地址译码技术,一、编址方式,二、地址译码,2.2.2,总线接口常用芯片,一、锁存器,二、缓冲器,9,2.2.1,通道地址译码技术,一、编址方式,1,、存储器统一编址方式（,WR,、,RD,）,2,、,I/O,接口编址方式（,MREQ,、,IORQ,配合,WR,和,RD,或,IOW,、,IOR,）,10,2.2.1,通道地址译码技术,存储器统一编址方式不用专用的,I/O,指令，一般存储器指令比,I/O,指令丰富，功能强，使用灵活，给程序设计带来了方便。但这种方式占用了存储空间地址，指令执行时间较长。难以区分,I/O,操作。,I/O,指令执行时间较短，输入输出时容易安排应答联系信号，硬件设计简单，程序设计清晰，易于区分。但,I/O,指令简单,输入输出数据必须经过累加器,A,，才能进行逻辑操作。同时增加了微机本身硬件设计的复杂性,。,不同编址方式的特点：,11,2.2.1,通道地址译码技术,二、地址译码,（一）组合逻辑器件译码（略）,（二）译码器译码,适合连续多个地址的译码电路设计,12,2.2.1,通道地址译码技术,（,1,）,3,8,译码器,74LS138,1,、常用的译码器,13,2.2.1,通道地址译码技术,（,2,）除,138,外还有,74LS154,，是,4,16,译码器,14,2.2.1,通道地址译码技术,2,、译码器译码实例,实例,1,：连续,8,地址译码设计,15,2.2.1,通道地址译码技术,实例,2,：采用,3,片,74LS138,译出,24,个,I/O,接口芯片地址。,采用,3,片,74LS138,译码器，经,A,0,A,4,5,根地址线，就可以译出,24,个,I/O,接口端口号。,16,2.2.1,通道地址译码技术,逻辑表,17,2.2.1,通道地址译码技术,二、地址译码,（三）,GAL,器件译码,由译码器构成的译码电路虽能很好地完成译码功能。但都需要非止一个器件来构成译码电路。在实际应用中需要较大的安装空间和较多种类的产品备件这将影响最终产品的成本、可靠性及可维护性。,通用阵列逻辑器件,GAL (Generic Array Logic),18,2.2.1,通道地址译码技术,GAL,器件特点：,具有可编程的与门及或门阵列，可模拟任何组合逻辑器件的功能，并减少分立组合逻辑器件的使用数量；,GAL,的每个输出引脚上都有输出逻辑宏单元,OLMCOutPut Logic Macro Cell),使用者定义每个输出的结构和功能，使用户能完成任何所需的功能；,GAL,器件可在线电擦写、编程，数据保持时间在,10,年以上；,GAL,器件有较高的响应速度，与,TTL,兼容；,GAL,器件具有可编程的保密位，可防止对,GAL,器件的内容非法读取和复制。,19,2.2.1,通道地址译码技术,常用,GAL,器件介绍：,常用的,GAL,器件有,GAL16v8,、,GAL20v8,等芯片，可依据应用条件不同而选取。,GAL16v8,器件具有,20,个引脚，最多可具有,16,个输入端,(,这时仅有,2,个输出端,),或最多具有,8,个输出端,(,这时仅有,10,个输入端,),。该特性与其名字的命名相对应。,20,2.2.2,总线接口常用芯片,在应用系统中，几乎所有系统扩展的外围芯片都是通过总线与,CPU,连接的，但是：,总线的数目是有限的；,外围芯片工作时有一个输入电流，不工作时也有漏电流存在，因此总线只能带动一定数量的电路；,对于多电压系统，不同电平标准芯片的连接也需要电平的匹配；,21,2.2.2,总线接口常用芯片,一、锁存器,1,、,74LS574,22,2.2.2,总线接口常用芯片,一、锁存器,2,、,74LS573,23,2.2.2,总线接口常用芯片,一、缓冲器,1,、,74LS244,2,、,74LS245,74LVTH6244,74LVTH6245,24,2.2.2,总线接口常用芯片,25,