印刷线路板抗干扰问题

,*,印刷线路板抗干扰,1.,电路板设计的一般原则,（,1,）布局：,首先应考虑,PCB,尺寸大小。,PCB,尺寸过大，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；过小，则散热不好，且邻近线条易受干扰。,在确定,PCB,尺寸后，再确定元件的位置，一般来说，应把模拟信号、高速数字电路、噪声源（如继电器、大电流开关等）这三部分合理分开，使相互间的信号耦合为最小。最后，根据电路的功能单元，对电路的全部元器件进行布局。,在确定元件的位置时要遵守以下原则：,（,a,）按照电路的流程安排各个功能电路单元的位置，便于信号流通，并使信号尽可能保持一致的方向。,（,b,）以每个功能电路的核心元件为中心进行布局。元器件应均匀、整齐紧凑地排列，尽量减少和缩短各元器件之间的引线和连接。,（,c,）在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列，以利于装焊及批量生产且美观。,（,d,）位于电路板边缘的元器件，离电路板边缘一般不小于,2mm,。电路板的最佳形状为矩形，长宽比为,3,：,2,或,4,：,3,，其尺寸大于,200x150mm,时，应考虑电路板所受的机械强度。,（,e,）尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近，输入和输出元件应尽量远离。,（,f,）某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。,（,g,）重量超过,15g,的元器件应当用支架加以固定，然后焊接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏元件应远离发热元件。,（,h,）对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。,（,i,）应留出印制板定位孔及固定支架所占用的位置。,（,a,）输入、输出端用的导线应尽量避免相邻平行，最好加线间地线， 以免发生反馈耦合。 （,b,）导线的最小宽度主要由导线与绝缘基板间的粘附强度和流过它们的电流值决定，当铜箔厚度为,0.05mm,、宽度为,1,1.5mm,时，通过,2A,的电流，温度不会高于,3,。因此，导线宽度为,1.5mm,便可满足要求。对于集成电路尤其是数字电路，通常选宽度为,0.02,0.3mm,的导线，当然，只要允许，还是尽可能用宽线，尤其是电源线和地线。导线的最小间距主要由最坏情况下的线间绝缘电阻和击穿电压决定。 （,c,）印制导线拐弯处一般取圆弧形，而直角或夹角在高频电路中会影响电气性能。此外，尽量避免使用大面积铜箔，否则，长时间受热时，易发生铜箔膨胀和脱落现象。必须用大面积铜箔时，最好用栅格状，这样有利于排除铜箔与基板间粘合剂受热产生的挥发性气体。,（,2,）布线,：,（,1,）电源线的设计 （,a,）选择合适的电源。（功率、电位、频率、干净度要求（纹波） （,b,）根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。 （,c,）使电源线、地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。 （,d,）使用抗干扰元器件（磁珠、磁环、电源滤波电容、屏蔽罩等）。 （,e,）电源入口处加上拉电阻和去耦电容。（,10-100F,）,2.,电路板及电路抗干扰措施,（,a,）模拟地与数字地分开。（可通过电感或磁珠汇集到一起）若线路板上既有逻辑电路又有线性电路，应使它们尽量分开，分别与电源端地线相连，并尽可能加大线性电路的接地面积。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地，地线应短而粗，高频元件周围尽量用栅格状大面积地箔。 （,b,）正确选择单点接地与多点接地。在低频电路中，信号的工作频率小于,1MHz,，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大， 因而应采用一点接地。当信号工作频率大于,10MHz,时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在,1,10MHz,时，如果采用一点接地，其地线长度不应超过波长的,1/20,，否则应采用多点接地法。,（,2,）地线的设计,（,c,）尽量加宽地线。若接地线很细，则接地电位随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线加粗，使它能通过三倍于印制板上的允许电流。如有可能，接地线宽度应在,2,3mm,以上。 （,d,）将接地线构成闭环路。设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上的很多集成电路元件，尤其遇到耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。,（,2,）地线的设计,（,3,）去耦电容的配置,在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。配置去耦电容可以抑制因负载变化而产生的噪声，是印制电路板的可靠性设计的一种常规做法，好的高频去耦电容可以去除高到,1GHz,的高频成分。陶瓷片电容或多层陶瓷电容的高频特性较好。 设计印制线路板时，每个集成电路的电源、地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。去耦电容的配置原则如下：,（,a,）电源输入端跨接,10-100uF,的电解电容器。如有可能，接,100uF,以上的更好。 （,b,）原则上每个集成电路芯片的电源进线端都应安置一个,0.01F,的陶瓷电容器，如果印刷电路板空隙小装不下时，可在每,4-8,个芯片的电源进线端安置个,1-10F,的低噪声钽电容器。因为钽电容器高频阻抗特别小，在,500,千赫范围内阻抗小于,1,，而且漏电流很小（,0.5,以下）。 （,c,）对于抗噪声能力弱、关断时电源变化大的器件，如,RAM,、,ROM,存储器件，应在芯片的电源线和地线之间直接接入退耦电容。,（,d,）去耦电容引线不要太长，尤其是高频旁路电容不能带引线。 （,e,）许多数据处理器件都有两个内部不相连的地线，即模拟地和数字地，但这两个地又必须在一点相连。由于电流流过地线上的回路电阻及干扰的影响，在系统的接地点和器件的地之间可能会有几百毫伏的电压。由于电源电流和逻辑门电流未按统一路径进入回路，因此将使模拟信号的转换出现测量误差。为了克服这类由于地线及回路引起的测量误差，故在大容量的电容（,10F,以上）并联一个,0.1F,的小电容是非常有效的。电容并联在逻辑电源和数字地（,DGND,）之间及正负模拟电源与模拟地（,AGND,）之间。,