第5章-ECL电路

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,第五章,ECL,和,I,L,电路,内容提要,介绍,ECL,和,I,2,L,的设计思想，演变过程，结构及性能特点,我们已对双极型逻辑，集成电路中应用最广泛的,TTL,电路进行系统的分析，现在有必要再介绍两种重要的双极型逻辑集成电路：,双极型逻辑速度最高的电路,ECL,唯一能进入超大规模的双极型电路,I,2,L,5-1 ECL,电路,ECL,是一种典型的非饱和型逻辑电路，特点是在工作过程中，晶体管不进入饱和区，电路无存储时间，因而速度非常高。此外，,ECL,基本单之具有“或”及“或非”两个输出端，灵活性强，易于构成各种复杂的逻辑电路。缺点是功耗大，逻辑摆幅小，扰干扰能力差。,由于,ECL,电路中的晶体管不进入饱和区，晶体管的电流，电压关系服从于简单的数学表达式，于是在电路的分析过程中，我们可以推导出数学表达式来表征电路的性能。,一、,ECL,电路的工作原理,两输入端或,/,或非门，如图所示,整个电路可分为三大部分：,电流开关、,定偏电压源、,射随器输出,1,：电流开关,由,T,1,、,T,2,及负载电阻,R,C1,、,R,C2,，,耦合电阻,R,E,构成，完成“或”及“或非”功能。,R,P,为下拉电阻。,当,A,、,B,开路时 ：,设,A,、,B,至少有一个高电平，则,V,E,上升，,T,2,截止，,V,C1,为低电平,V,C2,输出高电平,此时：,设,A,，,B,全为低电平，,T,1,截止，,T,2,导通,V,C1,高电平,V,C2,低电平,故：,2,：射随器输出,由,T,3,，,T,4,，,R,O1,，,R,02,构成。,电流开关虽已完成了或,/,或非的基本功能，但存在两个致命的缺陷：,其一是负载能力的问题。,其二是前后级的耦合问题。,设,V,OH,=OV,，驱动下级门，此时后级门,V,C1,=-,I,E,R,C,0 V,。于是,T,1,进入饱和，与,ECL,非饱和相矛盾,显然，加射随器首先解决了负载能力问题,其次，降低了输出电平：,设,V,BE3,=V,Be4,I,EI,R,C1,=I,E2,R,C2,则两个输出端“,0” “1”,电平分别等值。,现在分析耦合问题,设：,V,A,=V,OH,=-V,BE,则：,V,C1,=-,I,E1,R,C1,V,CB,=-,I,E1,R,C1,+V,BE,根据非饱和要求，应有,V,CB,O,-,I,E1,R,C1,+V,BE,O,（,-,I,E,R,C,-V,BE,）,+V,BE,-V,BE,V,OL,-V,OH,-V,BE,V,OH,-V,OH,V,BE,于是：,ECL,电路逻辑摆幅小于,V,BE,。,3,参考电压源,V,BB,由,R1,、,R2,、,D1,、,D2,、,T5,构成。,考虑单输入端,ECL,单元,当,V,A,=V,BB,时，,T,1,、,T,2,导通能力相当,V,C1,=V,C2,V,or,=,V,nor,此时，,VA,微弱的变化将使输出电平确定。,因此可以认为,最佳抗干扰设计：,当温度变化时，,V,OH,，,V,L,变化，于是,V,BB,应跟随变化。,将,V,OH,，,V,L,代入：,V,BB,= - V,BE,这就是对参考电源的要求,分析参考电压源,当,D,采用,BE,结，适当地选了以,R,1, R,2,数值。,可使,V,BB,保持在高、低电平的中点。,二、,ECL,电路的特性及参数,1,：电压传输特性：,分析,V,nor,V,i,关系 设,B,开路，,V,A,=V,i,设,I,ESA,=I,ES2,=I,ES,又,将,V,E,代入，,以曲线直观地表示如图：,对,ECL,，通常定义：,当 时，对应的,V,i,为关门电压,V,IL,；,当 时，对应的,V,i,为开门电压,V,IH,。,又：,当 时：,于是：,同理可求：,过渡区宽度,:,2,、主要直流参数抗干扰：,a,：,V,OH,b,：,V,OL,c,：,V,IL, V,IH,d,：,V,NMH, V,NML,负载能力：,a,：输入电流,I,B,b,：最大输出电流,I,OM,规定加负载后,:,c,：扇出：,但,No,多，引线寄生电容大，故一般规定,No,8,。,静态功耗,R,E,：输入高电平：,输入低电平：,R3,：,R2,：,R,01,、,R,02,电流互补：,总电流：,I,EE,=9.4mA,静态功耗：,P=48.9mW,3,、瞬态特性：,ECL,电路的高速性能可以从以下几个方面反映出来：,A,：逻辑摆幅小，节点电流充放电幅度,小，时间短。,B,：晶体管不进入饱和，无存贮时间。,C,：定偏管,T2,工作于共基极状态，输入管,T1,基极电位变化幅度小，相当于定偏,管电流作为输入信号，通过射极传递,到集电极，故,T1,类似于共基使用，频,响好。,三、逻辑扩展：,1.,多输出端“或,/,或非”门,在单输出门基础上增加射随输出器。,2.“,或与,/,或与非”门,:,3.“,与,/,与非”门,4,、“异或”门,四、版图设计特点：,1,、,R,c1,、,R,c2,、,R,E,在电路设计中要求依从此例关系，因而版图设计中，应取条宽一致，且平行排列。这样，当存在工艺偏差时，阻值偏并趋于一致。,a,、两个端输出低电平一致：,设,T3,、,T4,完全相同，且,I,C,I,E,则：,b,、,V,L,极限值为,V,BE,2,、电流开关晶体管特性要求一致，尺寸相同，,位置靠近。,3,、除偏置电源外，所有晶体管图形尺寸尽可能,小，并尽量减小后，以提高，改善响应速度。,4,、所有输出管应特性一致，故图形尺寸一致，置,于同一隔离区，以保证各端输出等电平。,5-2 I,2,L,电路,一、工作原理,1,、,I,2,L,电路的由来,I,2,L,电路又称并合晶体管逻辑（,MTL,）、诞生于七二年具有集成度高，电路优值小，工艺及版图简单，且与模拟,IC,及其它数字,IC,工艺相容等优点。它的出现，标志着双极型,IC,在集成度及功耗方面的一次重大突破。,回顾双极型逻辑,IC,的发展历史，最早考虑集成的是,DCTL,，由于抢电流的致使弱点，,DCTL,并未得到实际应用。最早集成的电路,RTL,，为改善响应速度，出现了,RCTL,，制作上的困难导致,DTL,的诞生，对速度的考虑发明了,TTL,，随之是四管单元，五管单元，六管单元。,性能上的每一次进步，付出的代价是电路中元件的增加，结构随之复杂，因而大规模集成遇到很大困难，归纳有三条：,a,、单门电路元件多，结构复杂，即使大,量采用简化门，仍不够简单。,b,、电路中使用电阻，功耗大，占用芯片,面积大。,c,、元件之间需隔离，约占据芯片总面积,的,40,60%,，且造成工艺复杂。,对应大规模集成所遇到的困难，人们考虑了许多对策，归纳起来也有三条：,a,、饱和型开关电路均以共射晶体管作,基本电路组态，如以衬底作为射,区，则晶体管之间无需专门隔离。,b,、如以有源负载代替电阻，则功耗及,面积均可缩小。,c,、,IC,中的晶体管存在寄生效应，如利,用寄生晶体管作为电路中的某些基,本元件，则既可节省面积，又可简,化工艺。,沿着这三条思路，人们又回过头重新考虑最简的电路,DCTL,，对其进行改进，研制成功,I,2,L,。,演变过程如下：,考虑两级,DCTL,电路：首先将集电极电阻移至下级门的基极，这样不影响逻辑关系。,再考虑虚线框内三个晶体管，它们共基极和射极电位，仅集电极分离，可合并为一个多集电极管。最后以一个,PNP,管作为有源负载代替,R,，得到一个新的逻辑单元,多集电极倒相器。,这就是,I,2,L,电路的基本单元。,2,、,I,2,L,基本单元结构结构及单元线路图如下,由结构可见，,I,2,L,电路基本单元由两个晶体管构成，有两个电极为晶体管共用，结合成一个统一的整体，故又称并合晶体管逻辑（,MTL,）,Ep,：多集电极倒相器注入条，连接寄生横向,PNP,管射极，外接电源，向各倒相器提,供电流。,B,：输入端，连接,PNP,管集电极及倒相器基,极。,C1,、,C2,、,C3,：输出端,EN,：接地端，作为多集电极晶体管射极及寄,生横向,PNP,管基区。,由版图及剖面图看：,a,、,I,2,L,基本单元采用,DCTL,形式，简单，元,件少。,b,、将普通,NPN,反向运用，射极等电位（地），故各倒相器间无需隔离。,c,、注入条可供各单元共用。,d,、以寄生横向,PNP,管替代电阻,R,，节省了,面积又减小了功耗。,这样，大规模集成电路的几点必备条件均具备了，（每门功耗低、元件少，结构简单，工艺简单），因而可以进入,LSI,及,VLSI,。,3,、,I,2,L,工作原理,I,2,L,单元具有两个状态：,载流子积累状态,导通态“,0”,载流子耗尽状态,截止态“,1”,设,Ep,V,BE,，则空穴从,P,1,区注入,n,区，大部分被,P,2,收集。,a,、,B,开路（浮空或前级截止），则空穴在,P,2,区域,积累，,V,p2,上升，迫使,NPN,管,BE,结导通，,N,区,向,P,2,注入电子，被集电极,N,+,收集，于是,NPN,管,导通，,C,1,、,C,2,输出“,0”,电平。,b,、,B,短路（对地短接或前级导通），注入,P,2,的空穴由,B,端流出，,V,p2,0,时，第二项不能忽略，可将一个多集电极晶体管视为多个发射结完全相同的晶体管。,设输入高电平，则,T,1,、,T,2,、,T,3,同时饱和导通，若集电极负载一致，则,I,C1,=I,C2,=I,C3,，,I,B1,=I,B2,=I,B3,，不存在抢电流现象。,设,I,C1,减小，据：,V,cesl,将下降,V,BC1,上升,I,B1,增大。,T,1,抢了,T,2,、,T,3,的电流，即,I,C1,变化引起,I,C2,、,I,C3,变化。,利用多集电极晶体管,E-M,模型对这种抢电流现象进行数学推导，可以证明：只要这个晶体管正向运用时的电流增益足够大，则抢电流现象可以忽略。,