第2章-计算机系统的结构组成与工作原理要点课件

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,第二章 计算机系统的结构组成与工作原理,2.1,计算机系统的基本结构与组成,层次模型,Hierarchy,结构,Architecture,、,组,成,Organization,与,实现,Realization,2.2,计算机系统的工作原理,冯诺依曼计算机架构,模型机,：,系统结构,、,指令集,、,工作流程,2.3,计算机,体系结构的改,革,改进：,指令集,(,RISC/CISC,),、,分层存储器,、,高速总线,/,接口,改变：,多种并行技术,：,流水线,、,超标量,、,多机,/,核,、多线程,2.4,计算机体系结构分类,2.5,计算机性能评测,字长,、,存储容量,、,运算速度,2.6,习题,2024/9/18,1,/,50,Flynn,计算机执行,C,语言程序实现,1+2,求和功能,生成可执行程序过程,分析问题并得到解决方法,编写源代码（,sum.c,，保存在硬盘上,),编译、链接得到可执行程序,(,sum.exe,，保存在硬盘上,),可执行文件,(,sum.exe,),格式解析,数据段（程序中定义的变量）,代码段（程序中的可执行语句）,计算机执行程序过程,可执行程序从硬盘加载到内存（加载方式：操作系统或硬件加载）：变量加载到数据段，可执行语句加载到代码段，并把程序计数器（,PC,）初始化为代码段的首地址,CPU,根据当前,PC,值从内存读取一条指令到,CPU,内部，并更新,PC =,PC,+ N(N,为一条指令的长度）,分析该指令功能,执行该指令功能，然后跳转到步骤,b),，直到程序最后一条指令,（,a,）软硬件实现 （,b,）语言功能,计算机系统的,3,种,层次结构,2.1.1,节,(1),图自下而上反映了系统逐级,生成,的过程，自上而下反映了系统,求解,问题的过程；,(2),图中的,虚拟机,：与某种特殊编程语言对应的假想硬件机器。,微体系结构层,（微程序）,操作系统层,语言处理层（解释、编译）,用户程序层（语言编程）,系统分析层（数学模型、算法）,硬核级,数字逻辑层（硬件）,指令系统层（机器语言指令）,应用语言虚拟机,高级语言虚拟机,汇编语言虚拟机,操作系统虚拟机,机器语言级,微程序级,寄存器级（硬件）,硬件系统：异常处理机构、指令系统、,CPU,、存储器、,I/O,及通信子系统,系统软件：操作系统、编译器、数据库管理系统、,Web,浏览器、设备驱动、中断服务程序,应用软件,计算机系统层次结构,（,P31,、,P39,）,现代计算机是软件、硬件和网络组件的复杂综合体,，其基本功能包括信息的存储、处理和交换,计算机功能通过软件实现还是硬件实现，取决于所需的,速度、灵活性、成本,、可靠性、更新频率等因素,软件实现：灵活，硬件简单，成本低，但是速度慢,硬件实现：速度快，灵活性差，硬件复杂，成本高,软硬件的逻辑等价性可以表现为：,硬件软化,（如,RISC,思想）、,软件硬化,（如,CISC,思想）、,固件化,（如微程序）技术 （同三种,IP,核对照理解） ；,计算机划分层次的好处（,P31,）,计算机体系结构：,是程序员所看到的计算机,(,机器语言级,),的属性，即,概念性结构与功能特性,计算机组成：,从,硬件角度,关注物理机器的各部件的功能以及各部件的联系。,对程序员是透明,的。,计算机实现：,指的是计算机组成的,物理实现,，包括处理机、主存等部件的物理结构，器件的集成度和速度；,系列机,2024/9/18,5,/36,计算机体系结构、组成与实现,1.,计算机体系结构是人眼看不见的东西，而计算机组成是人眼可见的,2.,计算机组成是计算机的外部，是使用人员所关心的系统硬件指标参数；而计算机实现是计算机的内部，是制造人员关心的内容,3.,相同体系结构,(,同系列,),的计算机具有相同的结构和不同的组成。,计算机体系结构,1946,年,，美国宾夕法尼亚大学莫尔学院的物理学博士,Mauchley,和电气工程师,Eckert,领导的小组研制成功,世界上第一台,数字式电子计算机,ENIAC,。,著名的美籍匈牙利数学家,冯,诺依曼,参加了为改进,ENIAC,而举行的一系列专家会议，研究了新型计算机的体系结构。,1949,年,，英国剑桥大学的威尔克斯等人在,EDSAC,机上实现了冯,诺依曼模式。直至今天冯,诺依曼体系结构依然是绝大多数数字计算机的基础。,2024/9/18,6,/,50,注意：同一体系结构的计算机，不管其组成和实现如何变化，在代码级是完全兼容的。（例如更换相同平台下的,CPU,型号不需要修改源代码）,2024/9/18,7,/26,7,/30,计算机组成,【,例,1】 ,确定是否有乘法指令属于。, 乘法指令是用专门的乘法器实现，还是经加法器用重复的相加和右移操作来实现，属于。, 乘法器、加法器的物理实现，如器件的选定,(,器件集成度、类型、数量、价格,),及所用微组装技术等，属于,计算机体系结构,计算机组成,计算机实现,计算机体系结构、组成及实现区分,【,例,2】 ,主存容量与编址方式,(,按位、按字节、按字访问等,),的确定属于,。, 为达到所定性能价格比，主存速度应多快，在逻辑结构上需采用什么措施,(,如多体交叉存储等,),属于,。, 主存系统的物理实现，如存储器器件的选定、逻辑电路的设计、微组装技术的选定属于,。,计算机体系结构,计算机组成,计算机实现,功能部件,五大部分,运算器、控制器、存储器、输入设备、输出设备,以存储器为中心,信息表示：二进制,计算机内部的控制信息和数据信息均采用二进制表示，并,存放在同一类存储器中，采用相同的访问电路,。,工作原理：存储程序,/,指令,(,控制,),驱动,编译链接生成的可执行程序,(,包括指令和数据,),保存在辅助存储器中；程序开始运行时，计算机在不需要人工干预的情况下由控制器自动、高速地依次从存储器中取出指令并加以执行。,2024/9/18,9,/81,冯,诺依曼体系结构,P32,在,在,冯,诺依曼体系结构,中， 内存属于存储器，,硬盘属于输入,/,输出设备,C,语言程序涉及的计算机部件,输入设备 （,scanf,）,输出设备 （,printf,）,运算器 （,c = a + b ),存储器,(,存放,a, b, c,的值和执行代码,),控制器,(,协调和控制前述四个部件的工作,),ENIAC,和,EDSAC,的异同,ENIAC,EDSAC,计数进制,十进制,二进制,程序存储,接插线进行，程序不存储,存储程序，指令驱动,程序执行,手工执行,程序控制的自动执行,体系结构,无,冯,诺依曼体系结构，是所有,现代计算机的原型和范本,特点,第一台数字式电子计算机,第一台存储程序计算机,早期的计算机结构（无总线）,早期计算机各组成部分之间通过芯片引脚直接连接,模型机体系结构,基于,总线,的,冯诺依曼架构,模型机,总线子系统,：,作为,公共通道连接各,子,部件，用于实现各部件之间的数据、信息等的传输和交换,CPU,子系统,：,集成了,运算器、控制器和,寄存器,的超大规模集成电路芯片,存储器子系统,：,用来存放当前的运行程序和数据,输入输出子系统,：,用于完成计算机与外部的信息交换,2024/9/18,13,/,50,ARM,寄存器：,R0,，,R1,，,，,R15,x86,寄存器,: AX(AH,AL), BX(BH,BL), CX(CH,CL), DX(DH,DL),模型机总线结构,按传输信息的不同，可将总线分为三类,：,地址总线,（,AB,）,、控制总线,（,CB,）,和数据总线,（,DB,）,地址总线通常是,单向,的，由,主设备,(,如,CPU),发出，用于选择读写对象,(,如某个特定的存储单元或外部设备,),；,数据总线用于数据交换，通常是,双向,的；,控制总线包括真正的,控制,信号线,(,如读,/,写信号,),和一些,状态,信号线,(,如是否已将数据送上总线,),，用于实现对设备的监视和控制。,C,P,U,存储器,I/O,接口,输入,/,输出设备,AB,DB,CB,总线表示方式,3-8,译码器,74LS138,3-8,译码器,218H,A Y0,B Y1,C Y2,G1 Y3,Y4,G2A Y5,Y6,G2B Y7,C B A,输出有效引脚,0 0 0,Y0,0 0 1,Y1,0 1 0,Y2,0 1 1,Y3,1 0 0,Y4,1 0 1,Y5,1 1 0,Y6,1 1 1,Y7,N,个输入端的译码器可以输出,2,N,个引脚,存储器,用来存放,当前的运行程序和数据,存储器,组织,由许多,字节单元,组成，每个单元都有一个唯一的编号,（,存储单元,地址,）,，,其中,保存的信息称为存储单元,内容,访问,(,读或写,),存储单元,：,存储单元地址经地址译码后产生相应的选通信号，,同时,在控制信号的作用下读出存储单元内容到数据缓冲器，或将数据缓冲器中的内容写入选定的单元,DB,AB,CB,模型机内存储器,控制器,微 操 作 控 制 电 路,指令译码器,ID,指令寄存器,IR,操作码,地址码,脉冲分配器,时钟脉冲源,控制总线,CB,地址总线,AB,数据总线,DB,内部总线,地址缓冲器,数据缓冲器,通用寄存器组,堆栈指针,SP,程序计数器,PC,寄存器组,模型机,CPU,子系统,运算器,算术逻辑单元,ALU,结果寄存器,输入,1,输入,2,标志寄存器,CPU,读写存储器步骤,存储器的读写是相对于,CPU,来说的，,CPU,从存储器取数据为读，,CPU,把数据放入存储器为写,CPU,读存储,器步骤,CPU把需要读数据的,存储单元地址,放到地址锁存器（地址总线）,存储器对,地址译码后产生相应的,存储单元,选通信号,CPU发出存储器读,控制信号,，存储器在读信号,的作用下读出存储单元内容到数据缓冲器,CPU,在规定的存储器读时间内从,数据缓冲器,(,数据总线,),上取数据,CPU写,存储,器步骤,CPU把需要写数据的,存储单元地址,放到地址锁存器（地址总线）,存储器对,地址译码后产生相应的,存储单元,选通信号,CPU数据放到,数据缓冲器,(,数据总线,),CPU发出存储器写,控制信号,，存储器在写信号,的作用下将数据缓冲器中的内容写入选定的单元,模型机指令系统,指令是发送到,CPU,的命令，指示,CPU,执行一个特定的处理。,CPU,可以处理的全部指令集合称为,指令集,。,指令集结构（,ISA,）是体系结构的主要内容之一。,ISA,功能设计实际就是,确定软硬件的功能分配,。,指令通常包含,操作码和操作数,两部分。操作码指明要完成操作的性质，如加、减、乘、除、数据传送、移位等；操作数指明参加上述规定操作的数据或数据所存放的地址。,汇编语言源程序,机器语言程序,（目标代码）,汇编（汇编程序）,高级语言源程序,编译或解释（编译程序）,例：,MOV,R0,，,#2,二进制操作码助记符：与动作一一对应,目,/,源操作数：,操作码：,由,CPU,设计人员定义，具有固定的写法和意义。,操作数：,可由编程人员采用不同方式给出。,;,注释,指令举例,ADD,R0,R1,R2,；,R0 R1+R2,模型机工作原理,计算机的工作本质上就是,执行程序,的过程。,指令执行的基本过程可以分为,取指令,(fetch),、分析指令,(decode),和执行指令,(execute),三个阶段。,取指令,当程序已在存储器中时，首先根据程序入口地址取出一条程序，为此要发出指令地址及控制信号, 分析指令,即指令译码，是指对当前取得的指令进行分析，指出它要求什么操作，并产生相应的操作控制命令。, 执行指令,根据分析指令时产生的“操作命令”形成相应的操作控制信号序列，通过运算器、存储器及输入,/,输出设备的执行，实现每条指令的功能，其中包括对运算结果的处理以及下条指令地址的形成。,PC,值由操作系统初始化为程序的入口地址,(c,语言中是,main,函数第一行,),计算机完成计算的过程分析,目的：计算,0x5C,和,0x2E,之和,编写汇编程序代码,关键代码如下：,MOV ACC,，,5CH,; ACC =,5CH,ACC,为,CPU,内部的寄存器,ADD ACC,，,ACC, 2EH ; ACC =,ACC,+ 2EH,编译、链接后得到的可执行代码,(,二进制位串,),运行,(,把保存在硬盘上的可执行文件调入内存，并把程序指令在内存的开始位置赋值给,CPU,中的,PC,寄存器,),以后的计算工作就交给,CPU,（指令驱动）,B0H,5CH,04H,2EH,程序的执行过程,取指令、分析指令、执行指令,CB,AB,DB,ALU,累加器,ACC,暂存器,标志寄存器,FR,寄存器组,操作控制器,OC,指令译码器,ID,指令寄存器,IR,操作码,地址码,内部总线,地址缓冲器,数据缓冲器,程序计数器,PC,地址译码,读控制,B0H,5CH,04H,2EH,地址,1001H,1002H,1003H,内容,1000H,内存储器,N,CPU,外,CPU,内,汇编链接后的可执行文件调入内存储器,PC,赋值,1000H,MOV ACC,，,5CH,ADD ACC,ACC,2EH,汇编源代码,N,表示指令长度（以字节为单位），此处,N=1,改进,指令集,(,指令功能、指令格式、寻址方式,),存储器子系统 （,4,层结构,),及,并行,的哈佛结构,高速总线成为计算机系统的核心,输入,/,输出体系结构,改变,1.,改变串行执行模式，发展,并行技术,；,2.,改变控制驱动方式，发展数据驱动、需求驱动、模式驱动等其它驱动方式；,2024/9/18,24,/81,早期计算机的缺点,指令功能越来越复杂，硬件设计太复杂，成本太高,存储器读取速度远远低于,CPU,的处理速度,低速和高速输入、输出设备之间的矛盾,单一的输入输出体系结构严重影响,CPU,的效率,串行性是冯诺依曼计算机的本质特点（指令执行和存储器读取的串行性）,2.3,微处理器体系结构的改进和改变,(P38),不同的指令集设计策略：,CISC,与,RISC,CISC,（,Complex Instruction Set Computer,，复杂指令集计算机）,-,软件硬化思想,不断增强指令的功能以及设置更复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。计算机的指令逐渐增多，逐渐复杂。伯克利提出的,2-8,原则，将常用的,20%,称为热代码。反之为冷代码,。,RISC,（,Reduced Instruction Set Computer,，精简指令集计算机,）,-,硬件软化思想,通过减少指令种类和简化指令功能来降低硬件设计复杂度，从而提高指令的执行速度。,yyyy-M-,25,/86,2024/9/18,25,/,50,参考,浪潮之巅,第五章 第三节 指令集之争,CISC,系统的缺点,美国加州大学,Berkeley,分校的研究结果表明：,许多复杂指令很少被使用，“,2-8,原则”,控制器硬件复杂（指令多，且具有不定长格式和复杂的数据类型），占用了大量芯片面积，且容易出错；,指令操作繁杂，速度慢；,指令规整性不好，不利用采用流水线技术提高性能。,yyyy-M-,2024/9/18,27,/,50,RISC,的特点及设计思想,RISC,机的设计应当遵循以下五个原则：,指令条数少，格式简单，易于译码，不提供复杂指令；, 提供足够的寄存器，只允许,load,和,store,指令访问内存；, 指令由硬件直接执行，,在单个周期内完成；, 充分利用流水线；, 依赖优化编译器的作用；,；,yyyy-M-,27,/68,由于,CISC,指令计日趋复杂，无法适应优化编译，同时存储器的成本不断降低，为,RISC,系统提供了基础条件。,CISC,：,优点：,指令越多功能越强，强调代码效率，容易和高级语言接轨。可直接实现处理器和存储器之间的数据转移。,缺点：,指令集以及芯片的设计比上一代产品更复杂，不同的指令，需要不同的时钟周期来完成，执行较慢的指令，将影响整台机器的执行效率。,RISC,：,优点：,指令少容易记忆，尽量将操作码和操作数用,1,个,16,位数或,32,位数表示，指令整齐。,CPU,时钟频率可以做得很高，指令执行速度快。,缺点：,同样功能的程序，产生的代码量比较大，必须合理地选择编译器。,CISC,与,RISC,系统的比较,CISC,：如,Intel CPU, RISC,如,A,R,M,处理器,分层的存储子系统（改进,2,）,P40-P41, P156,如何以合理的价格搭建出容量和速度都满足要求的存储系统，始终是计算机体系结构设计中的关键问题之一。,现代计算机系统通常把不同的存储设备按一定的体系结构组织起来，以解决,存储容量、存取速度和价格,之间的矛盾。,2024/9/18,29,/,50,并行访问的哈佛体系结构改善存储器带宽,(,例如：,ARM9,系列）,DSP,程序,数据,I/O,接口,外设,程序地址,数据读地址,数据写地址,程序读总线,数据读总线,程序,/,数据写,数据,程序,2024/9/18,30,/,50,CPU,存储器,总线,非哈佛体系结构,哈佛体系结构,2024/9/18,31,/,50,现代高速总线（改进,3,）,P41,早期总线是,CPU,引脚的延伸，缺点：,总线结构与处理器紧密相连， 通用性差,CPU,是总线唯一的主设备,标准总线特点：,总线结构与力求与处理器无关,支持多主设备,由总线仲裁器协调主设备对总线的请求,有串行化趋势,输入输出管理方式,2024/9/18,32,/,50,从上至下看，输入,/,输出方式的改进逐渐把,CPU,从输入,/,输出的管理工作中解放出来，提高了,系统响应时间,2.3.2,计算机体系结构的演进：并行处理技术,并行处理技术实现多个处理器或处理器模块的并行性，其基本思想包括,时间重叠、资源重复和资源共享,并行性是指计算机在同一时刻或同一时间间隔内,进行多种运算或操作，它包括同时性和并发性。,指令级并行技术,ISP,流水线,、超标量、超长指令字,系统级并行技术,SLP,多处理器,（,多机,/,多核,）,、多磁盘,线程级并行技术,TLP,同时,多线程,SMT,电路级并行技术,CLP,组相联,cache,、先行进位加法器,四级,流水线,CPU,的操作,(1),取指令级,将待执行指令的地址发送到指令存储器，并等待此指令返回。,(2),指令译码级,指令译码并从寄存器中取出所需的源操作数。,(3),指令执行级,执行运算，并将其结果送至下一阶段,(4),数据回写级,将数据写回到寄存器或者数据存储器，或在决定分支跳转时写入地址寄存器给出下一个指令的地址。,指令时空图（一个周期执行一个步骤）,串行顺序,执行,4,级流水线执行,流水线满载,串行顺序执行：大部分硬件都处于空闲状态,指令流水线：所有硬件都处于工作状态,计算机流水线技术,从硬件上看,通过分割逻辑,插入缓冲寄存器,(,流水线,Reg,),来构建流水线,2024/9/18,36,/,50,超标量,CPU,的体系结构,超标量技术：,可在一个时钟周期内对多条指令进行并行处理，使,CPI,小于,1,；,特点：,处理器中有两个或两个以上的相同的功能部件；,要求操作数之间必须没有相关性；,整数指令,浮点指令,yyyy-M-,2024/9/18,37,/,50,超标量结构机器的例子,两条输入流水线,三条执行流水线,每个时钟周期可从存储器中获取两条指令,用于执行不需要访问存储器的指令,可处理所有需要或不需要访问存储器的指令,可用于进行乘、除类较复杂的算术运算,决定应使用哪一条执行流水线,2024/9/18,38,/,50,2024/9/18,39,/,50,多机并行系统,大规模并行处理机（,MPP,）,是,一种价格昂贵的超级计算机，它由许多,CPU,通过高速专用互联网络连接。,机群（,cluster,）,由多台同构或异构的独立计算机通过高性能网络或局域网连在一起协同完成特定的并行计算任务。,刀片（,blade,）,通常指包含一个或多个,CPU,、内存以及网络接口的服务器主板。通常一个刀片柜共享其它外部,I/O,和电源，而辅助存储器则有距离刀片柜较近的存储服务器提供。,网格（,Network,）,是一组由高速网络连接的不同的计算机系统，可以相互合作也可独立工作。网格计算机将接受中央服务器分配的任务，然后在不忙的时候（如晚上或周末）执行这些任务。,多线程技术,单片多处理器,(Chip,MulitProcessor,，,CMP),问题,：,晶体管数量、芯片面积及芯片发热量,多线程处理器,(Multithreaded Processor),细粒度多线程,(Fine-Grail Multithreading),在每个指令中切换线程,，,处理器必须能在每个时钟周期切换线程。,其,优点是可以隐藏停顿引起的吞吐量损失,；,缺点是单个线程处理速度变慢了。,粗粒度多线程,(Coarse-Grail Multithreading),仅当遇到开销大的阻塞时才切换线程,其,缺陷在于流水线启动开销引起吞吐量损失，特别是对于短的阻塞,2024/9/18,40,/,50,1966,年,M.J.Flynn,按照指令流和数据流的不同组织方式，把计算机系统的结构分为以下,4,类：,单指令流单数据流,SISD,早期的计算机都是,SISD,机器，如冯诺,.,依曼架构、,IBM PC,机、 早期的巨型机,(2),单指令流多数据流,SIMD,用于数字信号处理、图像处理、以及多媒体信息处理,(3),多指令流单数据流,MISD,只是作为理论模型出现，没有投入到实际应用之中,(4),多指令流多数据流,MIMD,最新的多核计算平台就属于,MIMD,的范畴，例如,Intel,和,AMD,的双 核处理器等都属于,MIMD,2.4,计算机体系结构的分类 （,P52,）,CU,PU,IS,CS,DS,SISD,计算机,MM,SISD,计算机,典型是单处理器系统，,特点：每次对一条指令进行译码，并仅对一个操作部件分配数据。,CU:,控制单元，,PU,：处理单元，,MM,：存储体,CS,：控制流，,IS,：指令流，,DS,：数据流,PU,1,PU,2,PU,N,CU,SM,DS,1,DS,2,DS,N,IS,CS,SIMD,计算机,MM,1,MM,2,MM,N,特点：多个,PU,按一定方式互连，在同一个,CU,控制下，各自的数据完成同一条指令规定的操作；从,CU,看，指令顺序（串行）执行，从,PU,看，数据并行执行。,MISD,计算机,CU,1,CU,2,CU,N,PU,1,PU,2,PU,N,SM,IS,1,IS,2,IS,N,DS,DS,CS,1,CS,2,CS,N,IS,2,IS,N,MM,1,MM,2,MM,N,特点,: MISD,几条指令对同一个数据进行不同的处理，,实际上不存在,.,SM,MM,1,MM,2,MM,N,CU,1,CU,2,CU,N,PU,1,PU,2,PU,N,IS,N,DS,N,DS,1,CS,1,CS,2,CS,N,IS,1,IS,2,IS,N,DS,2,MIMD,计算机,MIMD,多处理机系统，包括：,特点：能实现作业、任务、指令、数组各级全面并行的多机系统。,1.,字长,字长是指计算机一次能够处理（算术运算、逻辑运算、,存储、复制等操作）的最大数据宽度（位数）。字长通,常与通用寄存器、,ALU,以及系统数据总线的宽度匹配。,2.,访存空间,访存空间是指,CPU,能够直接访问的存储单元（主存单,元）数量，一般由,CPU,的地址总线宽度决定。,32,位地址总线能直接访问,2,32,=4GB,。,2.5,计算机性能评测 （,P54,）,计算机系统的性能主要由硬件性能和程序特性决定，通常可利用,标准测试程序,来测定性能,。,用,MIPS,(Million Instructions Per Second,每秒百万条指令,),或,MFLOPS,(,每秒百万次浮点操作,),的数值来衡量计算机系统的硬件速度。,用,CPU,执行时间,T,来量化软硬件结合系统的有效速度。,MIPS = f,(MHz) / CPI,T(s,) = (IC,CPI) /,f(Hz,),f,（时钟频率）：,CPU,的基本工作频率,IC,（指令数目）：运行程序的指令总数,CPI,（,Cycles Per Instruction,）：指令执行的平均周期数，可从运行大量程序的数据中统计,(,理想的单流水线计算机,CPI=1),3.,运算速度,4.,系统响应时间,(P42),系统响应时间包括,CPU,的处理时间和,I/O,系统的响应时间。,假设一台计算机的,时钟频率是,100 MHz,(,每秒百万周期,),，具有,4,种类型的指令，它们的使用率和,CPI,分别如下表所示。求该计算机的,MIPS,值以及运行一个具有,10,7,条指令的程序所需的,CPU,时间。,计算机系统性能量度值计算,注意：理想的单流水线计算机,CPI=1,第二章 习题,作业：,26,、,14,、,15,思考：,1,、,713,2024/9/18,49,/32,2024/9/18,49,/,50,