场效应器件物理绪论课件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,XIDIAN UNIVERSITY,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,XIDIAN UNIVERSITY,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,XIDIAN UNIVERSITY,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,XIDIAN UNIVERSITY,*,西安电子科技大学,XIDIAN UNIVERSITY,绪论,场效应器件物理,2024/9/17,XIDIAN UNIVERSITY,2024/9/17,XIDIAN UNIVERSITY,2,现代集成电路人才的知识结构,物理知识：量子力学固体物理半导体物理,半导体器件物理,电路知识：数字电路模拟电路数字集成电路模拟集成电路,系统知识：信号与系统计算机体系结构，通信系统原理，信息处理,工艺知识：半导体工艺原理材料与封装,工具知识：Cadence/Synophsis/Mentor等开发出的EDA软件工具,逻辑电路级：VHDL 、Verilog HDL 硬件描述语言和分析综合工具,晶体管级：SPICE等电路分析工具,半导体器件物理：,承上启下：有半导体材料知识基础，学习器件结构、原理、特性，,为器件、电路设计提供理论依据,考研和就业笔试和面试必考的科目,2024/9/17,XIDIAN UNIVERSITY,3,本课程要求,听课要求 预习教材，记好记录,注重概念原理，兼顾公式数据,先期基础 半导体物理：能带论，载流子输运,双极型器件物理：pn结,教材 D.A Neamen 半导体物理与器件,参考书 施敏 半导体器件物理、,Richard S. Muller,集成电路器件电子学、,Robert F. Pierret,半导体器件基础,Chenming Calvin Hu,现代集成电路半导体器件,考核方式 平时成绩20,考试 80,2024/9/17,XIDIAN UNIVERSITY,4,集成电路概况,定义,封装好的集成电路,集成电路芯片的显微照片,集成电路,（IC，Integrated Circuits,）,是,微电子技术的,核心,；,IC,是电路的单芯片实现,集成电路,：,通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片上，并封装在一个外壳内，执行特定电路或系统功能的微结构。,2024/9/17,XIDIAN UNIVERSITY,5,集成电路概况,内部电路和版图,酷睿,2,双核处理器,:,65nm,工艺，,4.1,亿,MOSFET,，,1cm,2,IC是元器件、互连线的集合,IC,的内部电路,或简单或复杂的电路结构,2024/9/17,XIDIAN UNIVERSITY,6,集成电路概况,制备,单晶制备,晶圆制备,芯片制备,测试封装,Wafer,（晶圆）,Chip,（芯片）,Moores Law：Intel公司创始人之一，Gorden E. Moore博士在研究存贮器芯片上晶体管增长数的时间关系预测,半导体芯片上集成的晶体管和电阻数量将每年翻一番,1975年又提出修正说，芯片上集成的晶体管数量将每两年翻一番,2024/9/17,XIDIAN UNIVERSITY,7,集成电路概况,发展：,摩尔定律,引自,Electronics, April 19, 1965.,Moore,预测曲线的原始手稿,实际发展规律：,芯片上集成的晶体管数量，,每隔18个月翻一番,器件尺寸减小，晶圆尺寸增加。,“动态随机存储器DRAM”和“微处理器CPU”两大IC的发展，遵循了摩尔定律,。,2024/9/17,XIDIAN UNIVERSITY,8,集成电路概况,发展：,摩尔定律,特征尺寸越来越小,单位面积晶体管数目越来越多,时钟频率越来越快,布线层数越来越多,圆片面积越来越大,引脚数目（,I/O,引线）越来越多,电源电压越来越低,2024/9/17,XIDIAN UNIVERSITY,9,集成电路概况,发展：,趋势,2024/9/17,XIDIAN UNIVERSITY,10,集成电路概况,发展：,集成电路圆片(Wafer),Intel Pentium 4,Intel Xeon,Intel Itanium,Wafer,（晶圆）,Chip,（芯片）,追求大尺寸：,晶圆尺寸大，晶圆上的芯片数越来越多，产量高，成本低。,300,mm,硅片相对于,200mm,硅片，直径为,1.5,倍，面积为,1.5,2,=2.25,倍,，,芯片,数为,2.64,倍,晶圆尺寸越大， 工艺要求高：晶圆生产离中心越远，易出现坏点。,2024/9/17,XIDIAN UNIVERSITY,11,集成电路概况,发展：,特征尺寸,特征尺寸：,芯片中最小线条宽度 ，最小栅宽,工艺技术水平的标志：特征尺寸由光刻精度决定,由um量级减小到了几十nm。2012年，22nmcpu已量,产,器件尺寸减小，单位面积芯片上的器件数越来越多，功能越来越,强大,2003,年制造芯片的尺寸控制精度（,180nm,）已经达到头发丝直径的,1,万分之一，相当于驾驶一辆汽车直行,400,英里，偏离误差不到,1,英寸！,硅基,IC,发展的可能极限,1nm是研究的极限：1nm相当于13个硅原子并排放在一起的尺度，再往下就没有理论研究的意义了；,14nm是物理极限：量子效应已经很明显，会使器件无法工作，即使有新型器件结构出现，也将无法用于超大规模集成电路；,4nm是制造极限：工艺水平无法实现更小的尺寸需求，在这个极限以下就只能做理论研究，而无法制作样品了；,9nm是成本效益的极限：这种器件即使能研制出来，它的成本已经超过尺寸减小带来的好处，性价比下降，没有实用价值。,目前,14,nm工艺已经量产，离9nm的成本效益极限已经不远了。,发展共识：,单纯依靠尺寸的等比例缩小，不足以满足硅器件性能的持续增长,需引入元素周期表中的新元素，研发新结构，驱动器件性能提高,2024/9/17,XIDIAN UNIVERSITY,12,关于距离量级的感性认识,微电子学：,研究电子在半导体和,IC,中的物理现象、物理规律，并致力于这些现象规律的应用，包括器件物理、器件结构、材料制备、集成工艺、电路与系统设计、测试封装等。,1m=10,2,cm=10,3,mm=10,6,um=10,9,nm= 10,10,A= 10,12,pm= 10,15,fm,2024/9/17,XIDIAN UNIVERSITY,13,2024/9/17,XIDIAN UNIVERSITY,14,（FET：,Field Effect Transistor,只有一种载流子导电，又叫单极型）,IG,FET,Insulator Gate,FET,M,I,SFET Metal-,Insulated,-Semiconductor FET,MOSFET Metal-,Oxide -Semiconductor FET,pn-JFET pn Junction FET,MESFET Metal-Semiconductor FET (Schottly Barrier Gate),场效应器件,概况,晶体管分类,2024/9/17,XIDIAN UNIVERSITY,15,MOSFET,中的半导体材料可以是,Ge,、,Si,、,GaAs,，,最成熟的是,Si,，氧化物材料对应,SiO,2,，,MOSFET,主要指,M-SiO,2,Si FET,MOSFET,是现今,IC,的核心器件，用的最多，最广泛。,数字,IC:,全是,MOSFET,结构简单，尺寸小，芯片集成度高，功耗低，工艺规范,模拟,IC:,最先使用的是,BT,（因有高增益）,CMOS,模拟集成电路发展越来越快：,MOSFET,尺寸缩小，工作速度在提高，,MOS,器件能在更高的频率下获得增益，可和双极器件相比拟；,工艺,和尺寸功耗,方面优势,明显,，,模拟,IC,中,MOS,使用越来越普遍。,场效应器件,概况,晶体管分类：,MOSFET,场效应器件概况,场效应,2024/9/17,XIDIAN UNIVERSITY,16,第一个理想,FET：,半导体左右两端，利用M和S欧姆接触引出AB电极，,半导体上金属板引出C控制电极,FET典型截面图：,MOSFET可看成电阻型沟道，若沟道电阻变化，,AB,之间的电流就变,基本工作原理：加在金属板上的电压调节下面半导体的,电导,（沟道电阻）,，,从而实现对,AB,两端的电流控制。,场效应：加在半导体表面上的垂直电场调制半导体电导率的现象。,场效应器件发展,JFET,2024/9/17,XIDIAN UNIVERSITY,17,FET,中最先发展起来的是,JFET,：,JFET,工艺与双极型晶体管工艺,兼容,1955,年，成功制备,BT,后，制备出了,JFET,JFET,：,pn,结代替了金属平板，,A,、,B,变为源漏，场效应电极称为栅。,基本工作原理：上下耗尽区之间为导电沟道。通过改变,pn,结偏压，改变,pn,结耗尽层厚度，改变沟道区的电导，控制输出电流。,场效应器件发展,MOSFET,2024/9/17,XIDIAN UNIVERSITY,18,MOSFET发展比JFET滞后,：,工艺问题，无法生长高质量的氧化层介质,薄膜,60年代,，高质量绝缘介质薄膜制作成功，MOSFET进入使用阶段,60,年代生产出的,MOSFET:,具有热生长的SiO,2,绝缘层栅、源、漏三电极，,与衬底掺杂类型相反的SD区,MOSFET结构简单，尺寸小，功耗低，是现今,IC,的核心器件,场效应器件发展,MESFET,2024/9/17,XIDIAN UNIVERSITY,19,MESFET：,肖特基栅FET，,66,年发明,半导体材料一般为,GaAs,电子,迁移率比Si大5倍,，峰值,漂移速度比Si大1倍，速度快,常作超高频应用。,场效应器件发展,CMOS,2024/9/17,XIDIAN UNIVERSITY,20,CMOS电路：,20世纪80年代发展,起来,电路逻辑由P沟和N沟MOSFET共同完成,由于,PMOS,与,NMOS,在特性上为互补性,具有,低功耗及全摆幅等优点，应用比较广泛,场效应器件发展,HEMT,2024/9/17,XIDIAN UNIVERSITY,21,HEMT：,1980年发明,利用异质结形成的二维电子气，作为沟道，,把导电的多数载流子与电离的杂质分离,载流子受电离杂质散射迁移率,开关速度快，截止频率高，在高频领域正得到广泛的应用,场效应器件发展,DMOS（LDMOS+VDMOS）,2024/9/17,XIDIAN UNIVERSITY,22,DMOS：,Double Diffusion,双扩散,MOSFET,功率MOSFET：高电压大电流应用,LDMOS：,在沟道和漏之间增加了一个较长,的低浓度,N,漂移区，器件耐压增加,VDMOS：,电子从源极穿过水平沟道，经过栅,极下面的积累层， 再通过垂直,N-,漂,移区流到漏极。,场效应器件发展,新器件,1,2024/9/17,XIDIAN UNIVERSITY,23,intel公司微处理器的发展代表了晶体管新材料和新结构的发展,应变硅(Strained Silicon)技术（,90nm,开始）,High-K和金属栅极（,45nm,开始）,三栅3-D晶体管（,22nm,开始）,场效应器件发展,新器件,2,2024/9/17,XIDIAN UNIVERSITY,24,应变硅(Strained Silicon)技术（,90nm,开始）,在原子间距大的锗硅上外延一层薄的原子间距小的硅,硅原子在锗原子之间力的作用下发生应变，在平行衬,底平面的方向扩张了原子间距，因而称为“应变硅”,载流子,u,及饱和速度均增加：,提高了晶体管的电流强度、运行速度、芯片工作频率,测试显示：,电子在应变硅材料中的流动速度要比在非应变硅中快70%,制成,芯片后其运行速度也要较非应变硅制成的芯片,快35%,应变,硅是满足65nm以下工艺要求的一种高端硅基新材料,场效应器件发展,新器件,3,2024/9/17,XIDIAN UNIVERSITY,25,High-K和金属栅极（,45nm,开始）,60nm,工艺，,CMOS,的,SiO,2,厚度,=,1.2nm,隧穿电流非常严重，,10,3,A/CM,2,1mm,2,这样的薄栅氧，芯片的栅泄漏电流达到,10A,，电池很快耗尽,45nm,采用,高,K,新材料,+,金属栅,技术,栅极高,k,绝缘介质，可提高栅极电容,铪基材料HfO,2，,相对介电常数,24,，是,SiO,2,的,6,倍：,一,6nm,厚的HfO,2,产生的电容相当于,1nm,的,SiO2,High-K材料与多晶硅与栅兼容性差：,用硅化金属电极 (Metal Gate)取代多晶硅。TiN,45nm,高k,+,金属栅,制程技术，跟65nm工艺相比，,将晶体管数量提高近2倍，产品面积小了25%，,场效应器件发展,新器件,4,2024/9/17,XIDIAN UNIVERSITY,26,22nm工艺，采用了三栅3D晶体管，器件结构有了新突破,三栅结构比平面栅结构多了两个栅电极，,每一栅都控制硅表面的一部分，三个栅电极都用来控制沟道电流,栅对沟道的静电控制增强,场效应器件发展,新器件,5,2024/9/17,XIDIAN UNIVERSITY,27,衬底的变化：,体硅CMOS,SOI,（,Silicon-On-Insulator,，绝缘衬底上的硅）CMOS：,可实现IC中元器件的介质隔离，彻底消除了体硅,CMOS,闩锁效应,应变硅技术：,提高晶体管的电流强度、运行速度、芯片工作频率,场效应器件发展,新器件,6,2024/9/17,XIDIAN UNIVERSITY,28,栅的变化：,栅材料： SiO,2,+Al栅，SiO,2,+poly-Si栅,高K栅介质+金属栅,栅的结构：单栅器件，三栅器件；围栅器件,围栅MOSFET：,栅环绕着一个柱形硅条，整个沟道区被栅极完全包围，,栅控能力大大增强，有效抑制了短沟道效应和泄漏电流,场效应器件发展,新器件,7,2024/9/17,XIDIAN UNIVERSITY,29,器件新结构、新材料的出现，使得摩尔定律继续发展,大量研发工作需进行：,加工工艺层次：如光刻技术、互连技术等、,电路技术层次：低电压、低功耗。,器件：小尺寸器件输运理论、器件模型、结构、可靠性。,材料：新材料导电性兼容性等,研究和创新需要继续,本门课主要内容,第,11,章 金属氧化物半导体场效应晶体管基础,第,12,章 金属氧化物半导体场效应晶体管：,概念的深入,第,13,章 结型场效应晶体管,2024/9/17,XIDIAN UNIVERSITY,30,FET,为,高输入阻抗，,10,10,欧姆：,驱动功率小，易与标准的微波系统匹配,FET,为电压控制器件，,BT,为电流控制器件,FET,通过,V,G,控制沟道开闭,I,D,=0,max,，用作数字开关器件,FET,通过,V,G,控制沟道厚度,I,D,，用作模拟放大器件,FET,用跨导,g,m,表征放大能力，,BT,用,表征放大能力,FET,：,g,m,I,D,/V,G,BT,：,I,C,/I,B,FET,中只有多子参与导电，,BT,中少子、多子同时参与导电,2024/9/17,XIDIAN UNIVERSITY,31,FET,区别于,BT,的特性（,1,）,2024/9/17,XIDIAN UNIVERSITY,32,FET,的电流形成机构以漂移为主，,BT,的电流形成机构以扩散为主,FET,无正偏,PN,结，所以无少子存储效应,FET,的大信号开关速度较高,FET,具有负电流温度系数，,BT,具有正电流温度系数,FET,整个器件温度分布更均匀，不会出现,BT,中发生的二次击穿,BT,：,少子扩散电流,FET,：,多子漂移电流,爱因斯坦关系,FET,区别于,BT,的特性（,2,）,