EDA第1章 概述

单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,EDA,技术与,VHDL,本课程安排：,学时数：,52,学时（课堂教学,36,学时，实验,16,学时）,课堂教学主要任务：,第一章、概述,第二章、,PLD,硬件特性与编程技术,第三章、,VHDL,基础,第四章、,QuartusII,使用方法与,EDA,实验系统,第五章、,VHDL,状态机,第七、八章、,VHDL,语句与结构,教学目的：,了解一类器件,掌握一门设计语言,熟悉一种设计工具,EDA,技术与,VHDL,第,1,章,概 述,EDA,（,Electronic Design Automation,电子设计自动化）,EDA,技术的广义定义：,半导体工艺设计自动化,可编程器件设计自动化,电子系统设计自动化,印刷电路板设计,仿真测试与故障诊断自动化,形式验证自动化,统称为：,EDA,工程,EDA,技术的狭义定义：,以,大规模可编程逻辑器件,为设计载体，以,硬件描述语言,为系统逻辑描述的主要表达方式，以计算机大规模可编程器件的,开发软件,及,实验开发系统,为设计工具，,自动完成软件方式描述的,电子系统到硬件系统逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、布局布线、逻辑仿真直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门多学科融合的新技术。,LAYOUT,IC,版图,2000,年：,Intel Pentium4,硅栅,CMOS,工艺，,0.18m,线宽，,1,层多晶，,6,层金属，,42M,个晶体管，,1.3-1.8GHz,时钟。芯片面积,224,平,mm,。,PCB,印制电路板,1.1,电子设计自动化技术及其发展,现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即,EDA(Electronic,Design Automation),技术。,EDA,技术的发展分为三个阶段,20,世纪,70,年代,20,世纪,80,年代,20,世纪,90,年代,1.1 EDA,技术及其发展,1,）,20,世纪,70,年代，,CAD,（,Computer Aided Design,）是,EDA,技术发,展的早期阶段，在这个阶段，人们开始利用计算机取代手工劳动。,2,）,20,世纪,80,年代，,CAE,（,Computer Aided,Engeering,）是在,CAD,的工具逐步完善的基础上发展起来的，出现了低密度的可编程逻辑器件,(,PAL_Programmable,Array Logic,和,GAL_Generic,Array Logic),，相应的,EDA,开发工具，主要解决电路设计没有完成之前的功能检测等问题。,EDA,工具已经可以进行初级的设计描述、综合、优化和设计结果验证。,3,）,20,世纪,90,年代，可编程逻辑器件得到迅速发展，出现功能强大的全线,EDA,工具，具有较强抽象能力的硬件描述语言（,VHDL,，,Verilog,）及高性能的综合器的使用，使过去单性能电子产品开发转向系统级电子产品的开发（即,SOC_System,On a Chip,）。开始实现,“,概念驱动工程,”,（,Concept Driver Engineering CDE,）的梦想。,1.1 EDA,技术及其发展,EDA,技术在进入,21,世纪后，得到了更大的发展,在,FPGA,上实现,DSP,（数字信号处理）应用成为可能,在一片,FPGA,中实现一个完备的数字处理系统成为可能,功能强大的,EDA,软件不断推出,电子技术领域全方位融入,EDA,技术,EDA,使得电子领域各学科的界限更加模糊，更加互为包容,基于,EDA,的用于,ASIC,设计的标准单元已涵盖大规模电子系统,软硬,IP(Intellectual,Property),核在电子行业的产业领域广泛应用,SoC,高效低成本设计技术的成熟,使复杂电子系统的设计和验证趋于简单。,1.2,电子设计自动化应用对象,利用,EDA,技术进行电子系统设计，最后的实现的目标,全定制或半定制,ASIC,FPGA/CPLD,（或称可编程,ASIC,）开发应用,1.2,电子设计自动化应用对象,门阵列,ASIC,超大规模可编程逻辑器件,FPGA,和,CPLD,是实现这一途径的主流器件，特点是直接面向用户，具有极大的灵活性和通用性。,2.,半定制或全定制,ASIC,标准单元,ASIC,全定制,ASIC,3.,混合,ASIC,CPU,、,RAM,、,ROM,、硬件加法器、乘法器、锁相环,作为,EDA,技术最终实现目标的,ASIC,，可以通过三种途径来完成,1.2,电子设计自动化应用对象,实现,ASIC,的三种途径之间的关系：,1.2,电子设计自动化应用对象,在,90 nm,阶段，一片,ASIC,的掩膜费用超过,100,万美元，随着工艺的成熟，,业界预期这一成本会降低至约,75,万美元。但这仍然是,0.13 mm,工艺刚推出时,掩膜成本的两倍。当,TSMC,公司在今年初宣布,65 nm,工艺时，公司的高层表示,一个,TSMC,掩膜的正常成本将达到约,150,万美元。与此同时，,IBM,公司与,Chartered,半导体公司则称,65 nm,掩膜的初始成本应在,200,万美元以上。,在,90 nm,结点由于设计的复杂性不断增加，考虑到现有设计小组的下一个,设计的掩膜数会多于一个，甚至需要几个，这让人十分为难。,据供应商说，,90nm,的设计比,0.13mm,需要更多的功能验证。它们还需要,更多的物理设计步骤，如所有层的光学邻近修正，于是产生了更高的工程费用。,处理这些先进工艺与验证的工具也正变得越来越昂贵。,因此，分析家预计一片,90 nm ASIC,的总开发费用将从,3000,万美元增,至,5000,万美元，这是来自工程与设计的功能验证的一揽子费用。,1.3 VHDL,HDL,VHDL,Verilog,HDL,ABEL,AHDL,SystemVerilog,SystemC,。,英文全名是,VHSIC(Very,High Speed Integrated,Circuit)Hardware,Description Language,，,现在公布的最新,VHDL,标准版本是,IEEE 1076-2002,1.4 EDA,的优势,1,可以大大降低设计成本，缩短设计周期。,2,库都是,EDA,公司与半导体生产厂商合作、共同开发。,3,极大地简化设计文档的管理。,4,极大地提高了大规模系统电子设计的自动化程度。,5,设计者拥有完全的自主权，再无受制于人之虞,6,良好的可移植与可测试性，为系统开发提供可靠的保证。,7,能将所有设计环节纳入统一的自顶向下的设计方案中。,8,在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。,1.4,EDA,与传统电子设计方法的比较,手工设计方法的缺点是：,1),复杂电路的设计、调试十分困难。,2),如果某一过程存在错误，查找和修,改十分不便。,3),设计过程中产生大量文档，不易管,理。,4),对于集成电路设计而言，设计实现,过程与具体生产工艺直接相关，因此可,移植性差。,5),只有在设计出样机或生产出芯片后,才能进行实测。,EDA,技术有很大不同：,1),采用硬件描述语言作为设计输入。,2),库,(Library),的引入。,3),设计文档的管理。,4),强大的系统建模、电路仿真功能。,5),具有自主知识产权。,6),开发技术的标准化、规范化以及,IP,核,的可利用性。,7),适用于高效率大规模系统设计的自顶,向下设计方案。,8),全方位地利用计算机自动设计、仿真,和测试技术。,9),对设计者的硬件知识和硬件经验要求,低。,10),高速性能好。,11),纯硬件系统的高可靠性。,1.5,面向,FPGA,的开发流程,1.5.1,设计输入,图,1-1 FPGA,的,EDA,开发流程,KONXIN,1.5,面向,FPGA,的开发流程,1.5.1,设计输入,1.,图形输入,原理图输入,状态图输入,波形图输入,2.,硬件描述语言文本输入,1.5.1,设计输入,(,原理图,HDL,文本编辑,),2. HDL,文本输入,这种方式与传统的计算机软件语言编辑输入基本,一致。就是将使用了某种硬件描述语言,(HDL),的电,路设计文本，如,VHDL,或,Verilog,的源程序，进行编,辑输入。,可以说，应用,HDL,的文本输入方法克服了上述原,理图输入法存在的所有弊端，为,EDA,技术的应用和,发展打开了一个广阔的天地。,1.5.2,综合,整个综合过程就是将设计者在,EDA,平台上编辑输,入的,HDL,文本、原理图或状态图形描述，依据给定,的硬件结构组件和约束控制条件进行编译、优化、,转换和综合，最终获得门级电路甚至更底层的电路,描述网表文件。由此可见，综合器工作前，必须给,定最后实现的硬件结构参数，它的功能就是将软件,描述与给定的硬件结构用某种网表文件的方式对应,起来，成为相应的映射关系。,1.5.2,VHDL,综合,设计过程中的每一步都可称为一个综合环节,从自然语言转换到,VHDL,语言算法表示，即自然语言综,合；,从算法表示转换到寄存器传输级,(Register Transport,Level,，,RTL),，即从行为域到结构域的综合，即行为综合；,RTL,级表示转换到逻辑门,(,包括触发器,),的表示，即逻辑,综合；,1.5.2,VHDL,综合,从逻辑门表示转换到版图表示,(ASIC,设计,),，或转换到,FPGA,的配置网表文件，可称为版图综合或结构综合。有了,版图信息就可以把芯片生产出来了。有了对应的配置文件，,就可以使对应的,FPGA,变成具有专门功能的电路器件。,编译器和综合功能比较,VHDL,综合器运行流程,基于,VHDL,的自顶向下设计方法,自顶向下的设计流程,:,1.5.3,适配,适配器也称结构综合器，它的功能是将由综合器产生的,网表文件配置于指定的目标器件中，使之产生最终的下载文,件，如,JEDEC,、,Jam,格式的文件。适配所选定的目标器件,(FPGA/CPLD,芯片,),必须属于原综合器指定的目标器件系,列。,逻辑综合通过后必须利用适配器将综合后网表文件针对,某一具体的目标器件进行逻辑映射操作，其中包括底层器件,配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成,后可以利用适配所产生的仿真文件作精确的时序仿真，同时,产生可用于编程的文件。,1.5.4,时序仿真与功能仿真,1.5.5,编程下载,1.5.6,硬件测试,1.6,Quartus,II,概述,Quartus,II,是,Altera,提供的,FPGA/CPLD,开发集成环境,图,1-2,Quartus,II,设计流程,KONXIN,1.7 IP,核,软,IP,-,用,VHDL,等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。,固,IP,-,完成了综合的功能块。,硬,IP,-,供设计的最终阶段产品,-,掩膜。,用于,ASIC,或,FPGA/CPLD,中的预先设计好的电路功能模块。,1.8 EDA,技术的发展趋势,超大规模集成电路的集成度和工艺水平不断提高，在一个芯片上完成的系统级的集成已成为可能 。,可编程逻辑器件开始进入传统的,ASIC,市场。,市场对系统的集成度不断提出更高的要求，促使,EDA,工具和,IP,核应用更为广泛。,高性能的,EDA,工具得到长足的发展，为嵌入式系统设计提供了功能强大的开发环境。,计算机硬件平台性能大幅度提高，为复杂的,SoC,设计提供了物理基础。,习 题 一,习题,1-1,简述,EDA,技术的发展历程？,EDA,技术的核心内容是什么？,习题,1-2,EDA,技术与,ASIC,设计和,FPGA,开发有什么关系？,习题,1-3,与软件描述语言相比，,VHDL,有什么特点？,习题,1-4,什么是综合？有那些类型？综合在电子设计自动化中的地位是什么？,习题,1-5,在,EDA,技术中，自顶向下的设计方法的重要意义是什么？,习题,1-6,IP,在,EDA,技术的应用和发展中的意义是什么？,习题,1-7,与,DSP,处理器相比，用,FPGA,来实现数字信号处理的功能有那些优缺点？,