通用组合数字电路

单击以编辑母版标题样式,单击以编辑母版文本样式,第二级,第三级,第四级,第五级,*,3.4,通用组合数字电路,通用组合数字电路是由工厂生产的用途广泛的逻辑电路，主要包括,1,.,各种译码器,;,2.,数据选择器,;,3.,数码比较器；,4.,四位全加器等。,本节主要讨论这些电路的逻辑功能，应用，对其内部电路只做一般介绍。,1,3.4.1,译码器,1.,译码器的分类,1,.,译码器,输入为非十进制编码,输出为十进制编码,;,2.,编码器,输入为十进制编码,输出为非十进制编码,;,3.,代码转换译码器,各种非十进制编码之间的转换。,这三种译码器，功能不同，但分析方法和设计方法是一样的 ，只要掌握了一种，其它就不难掌握。,二进制译码器也称为最小项译码器, N,中取一译码器, n,线,/N,线译码器, n,二进制码的位数, N=2,n,。,例如三位二进制译码器,也称为,3,线,/ 8,线译码器,八中取一译码器 。,下面以中规模三位二进制码译码器,74LS138,为例加以分析。,2.,二进制码译码器,2,3,位二进制码译码器真值表,B,2,B,1,B,0,D,7,D,6,D,5,D,4,D,3,D,2,D,1,D,0,0 0 0 0 0 0 0 0 0 0,1,0 0 1 0 0 0 0 0 0,1,0,0 1 0 0 0 0 0 0,1,0 0,0 1 1 0 0 0 0,1,0 0 0,1 0 0 0 0 0,1,0 0 0 0,1 0 1 0 0,1,0 0 0 0 0,1 1 0 0,1,0 0 0 0 0 0,1 1 1,1,0 0 0 0 0 0 0,3,74LS138,最小项译码器的电路结构,译码门是与门，对应,高电平输出有效；译,码门也可以是与非门，,对应低电平输出有效。,使能控,制线,4,74LS138,的功能表,功能表,H, H H H H H H H H,H, H H H H H H H H,L, , H H H H H H H H,H L L L L L,L,H H H H H H H,H L L L L H H,L,H H H H H H,H L L L H L H H,L,H H H H H,H L L L H H H H H,L,H H H H,H L L H L L H H H H,L,H H H,H L L H L H H H H H H,L,H H,H L L H H L H H H H H H,L,H,H L L H H H H H H H H H H,L,看真值表的输出,看逻辑符号,动画,3_6,5,（,1,） 做译码器。对三变量可直接使用,但也可扩展位数，这是由二片,74LS138,构成的四位二进制码的译码电路。,74LS138,的应用,B,3,“1”,G,0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,0,000,0,001,0,010,0,011,0,100,0,101,0,110,0,111,1,000,1,001,1,010,1,011,1,100,1,101,1,110,1,111,G=0,6,（,2,） 构成组合逻辑电路,1 0 0,A,i,B,i,C,i-1,m,i,动画,3_7,7,3.,显示译码器,（,1,） 显示器件,辉光数码管,莹光数码管,液晶显示器件,发光二极管显示器件,场致发光器件,（,2,）,LED,显示器件,LED,数码管有共阳极和共阴极两种。点亮电平不同。,动画,3_1,动画,3_2,8,4. LED,显示译码器的设计,(1),确定字形与编码的对应关系,字形,0 0 0,0 0 1, ,0 1 0, ,0 1 1,1 0 0,(2),画出卡诺图,9,(3),根据卡诺图写出逻辑式,(4),根据逻辑式画出逻辑图,动画,3_3,10,3.4.2,编码器（略）,3.4.3,数据选择器（,MUX,，,Multiplexer,）,1.,数据选择器的功能,数据选择器是从多个输入数据中选择一个送到输出端的组合数字电路。是一个与或（,Y,=,m,i,）,的逻辑结构。,右图是描述数据选择器逻辑功能的示意图。图中的,D,3,、,D,2,、,D,1,、,D,0,是输入数据；,B,1,、,B,0,是选择变量，以确定哪一个输入数据被送到输出端,Y,。,数据选择器的逻辑功能也,可以用真值表来描述。,11,2.,数据选择器的构成,为了增加数据选择器的控制功能，电路中加入了使能端，用,EN,表示。,EN=,L,时，,MUX,工作；,EN=,H,时，,MUX,不工作。,数据选择器是一个,Y,=,m,i,的结构。,动画,3_4,12,3.,数据选择器的应用,（,1,） 位数扩大,例如对,32,位数据进行选择，可以用四片八选一数据选择器进行第一轮选择，然后再用一片四选一数据选择器进行第二轮选择。,例如对,22,（,10110,）进行选择，因为加在八选一上的数据,CBA,=110,，所以,6,、,14,、,22,、,30,在第一轮被选出。再经过第二片，由,ED,=10,将,22,选出。,13,（,2,） 构成组合电路,可以用数据选择器实现组合逻辑电路，因为数据选择器是一个,m,i,的电路结构。在用,MUX,实现组合数字电路时，分二种情况，,一是,MUX,选择变量的数目与要实现的组合电路的变量数相同；,二是选择变量的数目要少于组合电路的变量数。,下面通过事例来说明用,MUX,构成组合数字电路的方法。先看选择变量的数目与要实现的组合电路的变量数相同的情况。用,MUX,实现下列组合逻辑函数：,=,m,6,+,m,7,+,m,0,+,m,2,+,m,4,=,m,0,+,m,2,+,m,4,+,m,6,+,m,7,14,采用八选一数据选择器,存在的最小项就在数据输入端接“,1”,；不存在的最小项接“,0”,。,15,用四选一数据选择器的情况,从三个变量中挑选哪两个选择变量，有时结果简单的程度会不同。,反相器进行,第一级译码,MUX,进行,第二级译码,动画,3_5,16,1.,数码比较器的构成,3.4.4,数码比较器,前面曾经讨论过一位二进制码的比较电路。,对或与式，头部因子以或逻辑的形式插入尾部因子之中，可得或非或非形式的最佳化逻辑式。,A,该电路在获得相等输出时，还可以获得、信号。,17,2.,四位二进制数码比较器,四位二进制数码比较器，可以根据一位二进制比较电路的构成的原则来建立。,二个数码相等用 表示，用 表示，用 表示。,于是可写出下列各式：,最高位,A,3,B,3,就是,A,B,。,当,A,3,=,B,3,时，比,较次高位，若,A,2,B,2,就是,A,B,。,其余类推。,18,根据以上三个逻辑式就可以画出四位二进制码的比较电路。实际的比较器还增加了、和,A=B,三个所谓串联输入信号，用于多片四位比较器级联时，片间的信号连接。,19,这是低位的进位,这是向高,位的进位,3.4.5,四位全加器,将四个全加器组合在一起，就构成了四位全加器，图中,A,4,A,3,A,2,A,1,和,B,4,B,3,B,2,B,1,是二个四位二进制码；,C,0,是最低位的进位；,C,4,是向高位的进位；,是和输出。,20,四位全加器做代码转换用。,D,i,C,i,B,i,A,i,D,O,C,O,B,O,A,O,0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 1 0 1 0 0 1 0 1 1 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0,D,i,C,i,B,i,A,i,+ 0000 = OUT,D,i,C,i,B,i,A,i,+ 0011= OUT,BCD8421,码,BCD5421,码,21,四位全加器做代码转换用。,Y=CA+CB+D,逻辑式,22,