电子技术(第二版)第11章课件

,单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,*,EXIT,第 11 章,时序逻辑电路,触发器,寄存器,本章小结,计数器,退出,第 11 章时序逻辑电路触发器寄存器本章小结计数器退出,1,主要要求：,了解触发器的特点和分类。,掌握,J-K,、,D,触发器的工作原理和表示方法。,了解各触发器之间的相互转换。,退出,11.1,触发器,主要要求： 了解触发器的特点和分类。掌握J-K、D触发器的工,2,触发器的分类（按功能）：,R-S,、,J-K,、,D,、,T,触发器等。,触发器的性质：,（1）具有两个稳定状态（1态和0态），在,一定条件下，可保持一个状态不变。,（2）在一定外加信号作用下，可以从一种,稳态变到另一稳态。,退出,触发器的分类（按功能）：触发器的性质：退出,3,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,（b）逻辑符号,&,B,&,A,（a）逻辑图,退出,互为反状态且Q端为触发器的状态,RESET：直接置0端，低电平有效,SET：直接置1端，低电平有效,11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与,4,：触发器的现态，未加信号前的状态。,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,退出,（b）逻辑符号,&,B,&,A,（a）逻辑图,：触发器的现态，未加信号前的状态。11.1.,5,：触发器的次态，加上信号后的状态。,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,退出,（b）逻辑符号,&,B,&,A,（a）逻辑图,：触发器的次态，加上信号后的状态。11.1.,6,0 0,0 1,1 0,1 1,0,1,0,1,0,1,不定,（c）特性表,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,退出,&,B,&,A,（a）逻辑图,0 0010101不定（c）特性表11.1.1 R,7,指,信号同时去掉,时状态不定。那么信号同时加上时状态为？,0 0,0 1,1 0,1 1,0,1,0,1,0,1,不定,（c）特性表,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,退出,指信号同时去掉时状态不定。那么信号同时加上时状态为？0,8,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,0 0,0 1,1 0,1 1,0,1,0,1,0,1,不定,（c）特性表,退出,11.1.1 R-S触发器及芯片 1. 基本R-S触发器（与,9,（d）工作波形,不定状态,0 0,0 1,1 0,1 1,0,1,0,1,0,1,不定,（c）特性表,11.1.1,R-S,触发器及芯片,1. 基本,R-S,触发器（,与非门,构成）,退出,（d）工作波形不定状态0 0010101不定（c）,10,11.1.1,R-S,触发器及芯片,2. 基本,R-S,触发器（,或非门,构成）,（b）逻辑符号,B,A,（a）逻辑图,退出,11.1.1 R-S触发器及芯片 2. 基本R-S触发器（或,11,0 1,1 0,1 1,0 0,0,1,0,1,0,1,不定,（c）特性表,11.1.1,R-S,触发器及芯片,2. 基本,R-S,触发器（,或非门,构成）,退出,B,A,（a）逻辑图,0 1010101不定（c）特性表11.1.1 R,12,0 1,1 0,1 1,0 0,0,1,0,1,0,1,不定,（c）特性表,00 01 11 10,0,1,（d）卡诺图,填几个格？,1,1,11.1.1,R-S,触发器及芯片,2. 基本,R-S,触发器（,或非门,构成）,退出,0 1010101不定（c）特性表00 01,13,0 1,1 0,1 1,0 0,0,1,0,1,0,1,不定,（c）特性表,填几个格？,00 01 11 10,0,1,（d）卡诺图,1,1,1,11.1.1,R-S,触发器及芯片,2. 基本,R-S,触发器（,或非门,构成）,退出,0 1010101不定（c）特性表填几个格？00,14,0 1,1 0,1 1,0 0,0,1,0,1,0,1,不定,（c）特性表,填什么？,00 01 11 10,0,1,（d）卡诺图,1,1,1,d,d,11.1.1,R-S,触发器及芯片,2. 基本,R-S,触发器（,或非门,构成）,退出,0 1010101不定（c）特性表填什么？00,15,0 1,1 0,1 1,0 0,0,1,0,1,0,1,不定,（c）特性表,00 01 11 10,0,1,（d）卡诺图,1,1,1,d,d,（e）特性方程,约束条件,11.1.1,R-S,触发器及芯片,2. 基本,R-S,触发器（,或非门,构成）,退出,0 1010101不定（c）特性表00 01,16,0 1,1 0,1 1,0 0,0,1,0,1,0,1,不定,（b）特性表,（c）特性方程,约束条件,（a）逻辑符号,11.1.1,R-S,触发器及芯片,同步,R-S,触发器,退出,0 1010101不定（b）特性表（c）特性方程约,17,主要型号有74LS297、CC4044、CC4043等。,11.1.1,R-S,触发器及芯片,3. 典型芯片及应用,退出,主要型号有74LS297、CC4044、CC4043等。11,18,用于开关去抖，及键盘输入电路。,断开抖动,至设备,+5V,&,+5V,至设备,&,（a）,（c）,（b）,（d）,接通抖动,11.1.1,R-S,触发器及芯片,3. 典型芯片及应用,退出,用于开关去抖，及键盘输入电路。断开抖动至设备+5V&,19,CP,:时钟脉冲，上升沿有效。,初始状态,：,第一个,上升沿之,前的状态。,现态,：上升沿之前的状态。,次态,：上升沿之后的状态。,（a）逻辑符号,11.1.2,D,触发器及芯片,1. 维持阻塞D触发器及芯片,退出,CP:时钟脉冲，上升沿有效。（a）逻辑符号11.1.2 D触,20,（b）特性表,0 1,0,1 0,0,非,0,1,0,1,0,0,1,1,真正和次态有关的是D和现态,（a）逻辑符号,11.1.2,D,触发器及芯片,1. 维持阻塞D触发器及芯片,退出,（b）特性表0 101 00非,21,11.1.2,D,触发器及芯片,1. 维持阻塞D触发器及芯片,（b）特性表,0,0,1,1,退出,（a）逻辑符号,11.1.2 D触发器及芯片1. 维持阻塞D触发器及芯片（b,22,（b）特性表,0,0,1,1,（c）特性方程,（d）工作波形,11.1.2,D,触发器及芯片,1. 维持阻塞D触发器及芯片,退出,（b）特性表0011（c）特性方程（d）工作波形11.1.2,23,主要芯片74LS74型D触发器外引线排队列图,11.1.2,D,触发器及芯片,退出,2.主从型D触发器及芯片不再做介绍，工作,原理同维持-阻塞D触发器,主要芯片74LS74型D触发器外引线排队列图11.1.2 D,24,CP,:时钟脉冲，下降沿有效。,初始状态,：,第一个,下降沿之,前的状态。,现态,：下降沿之前的状态。,次态,：下降沿之后的状态。,11.1.3,J-K,触发器及芯片,（a）逻辑符号,退出,CP:时钟脉冲，下降沿有效。11.1.3 J-K触发器及芯片,25,11.1.3,J-K,触发器及芯片,0 1,0,1 0,0,非,0,1,0,1,0 0,0 1,真正和次态有关的是,JK,和现态,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,（a）逻辑符号,11.1.3 J-K触发器及芯片0 101,26,11.1.3,J-K,触发器及芯片,高变低不变，一高一低随J端,0 1,0,1 0,0,非,0,1,0,1,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,（a）逻辑符号,11.1.3 J-K触发器及芯片高变低不变，一高一低随J端0,27,11.1.3,J-K,触发器及芯片,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,（a）逻辑符号,11.1.3 J-K触发器及芯片0 00 1（b）特性,28,11.1.3,J-K,触发器及芯片,00 01 11 10,0,1,（d）卡诺图,1,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,11.1.3 J-K触发器及芯片00 01 11,29,11.1.3,J-K,触发器及芯片,00 01 11 10,0,1,（d）卡诺图,1,1,1,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,11.1.3 J-K触发器及芯片00 01 11,30,11.1.3,J-K,触发器及芯片,00 01 11 10,0,1,（d）卡诺图,1,1,1,1,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,11.1.3 J-K触发器及芯片00 01 11,31,11.1.3,J-K,触发器及芯片,00 01 11 10,0,1,（d）卡诺图,1,1,1,1,（e）特性方程,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,11.1.3 J-K触发器及芯片00 01 11,32,11.1.3,J-K,触发器及芯片,（f）工作波形,0 0,0 1,（b）特性表,0,1,0,1,0,1 0,1,1 1,0,1,1,0,退出,11.1.3 J-K触发器及芯片（f）工作波形0 00,33,11.1.4,T,触发器,当,J,=,K,=1,时的,J,-,K,触发器；,在,CMOS,集成计数器中被广泛应用，并无单独的,T,触发器；,将 端与,D,端相连的,D,触发器；,特性方程为： 。,退出,11.1.4 T触发器当J=K=1时的J-K触发器；在CMO,34,11.1.5,触发器逻辑功能的转换,1.,D,触发器转换为,J,-,K,触发器,将,D,触发器转换为,J,-,K,触发器，即把,D,用,J,、,K,来表示。,退出,11.1.5 触发器逻辑功能的转换 1. D触发器转换为J-,35,11.1.5,触发器逻辑功能的转换,1.,D,触发器转换为,J,-,K,触发器,D,触发器特性方程,J,-,K,触发器特性方程,退出,11.1.5 触发器逻辑功能的转换 1. D触发器转换为J-,36,11.1.5,触发器逻辑功能的转换,2.,J,-,K,触发器转换为,D,触发器,将,J,-,K,触发器转换为,D,触发器，即把,J,、,K,用,D,来表示。,退出,11.1.5 触发器逻辑功能的转换 2. J-K触发器转换为,37,11.1.5,触发器逻辑功能的转换,2.,J,-,K,触发器转换为,D,触发器,D,触发器特性方程,J,-,K,触发器特性方程,退出,11.1.5 触发器逻辑功能的转换 2. J-K触发器转换为,38,11.1.5,触发器逻辑功能的转换,3.,D,触发器转换为,R,-,S,触发器,将,D,触发器转换为,R,-,S,触发器，即把,D,用,R,、,S,来表示。,退出,11.1.5 触发器逻辑功能的转换 3. D触发器转换为R-,39,11.1.5,触发器逻辑功能的转换,3.,D,触发器转换为,R,-,S,触发器,D,触发器特性方程,R,-,S,触发器特性方程,退出,11.1.5 触发器逻辑功能的转换 3. D触发器转换为R-,40,主要要求：,了解寄存器的特点和分类。,熟悉寄存器的工作原理和表示方法。,退出,11.2,寄存器,主要要求： 了解寄存器的特点和分类。熟悉寄存器的工作原理和表,41,寄存器的分类：,数据寄存器、移位寄存器。,寄存器与存储器的区别：,（1）寄存器一般只用来暂存中间运算结果，存,储时间短，存储容量小，一般只有几位。,（2）存储器一般用于存储运算结果，存储时间,长，容量大。,退出,寄存器的分类：寄存器与存储器的区别：退出,42,11.2.1,数据寄存器,74LS175的逻辑图,1,1,退出,11.2.1 数据寄存器74LS175的逻辑图11退出,43,11.2.1,数据寄存器,表11.2.1 74175功能表,输入,输出,退出,11.2.1 数据寄存器表11.2.1 74175功能,44,11.2.2用,D,触发器构成的移位寄存器,串行,输入,移位,脉冲,并 行 输 出,串行,输出,11.2.2,移位寄存器,退出,11.2.2用D触发器构成的移位寄存器串行移位并,45,11.2.3,集成寄存器芯片,1.74HC373锁存器,退出,11.2.3 集成寄存器芯片1.74HC373锁存器退出,46,11.2.3,集成寄存器芯片,74HC373锁存器功能表,退出,11.2.3 集成寄存器芯片74HC373锁存器功能表退出,47,11.2.3,集成寄存器芯片,2.74HC164移位寄存器,退出,11.2.3 集成寄存器芯片2.74HC164移位寄存器退出,48,3.74LS194双向移位寄存器,退出,3.74LS194双向移位寄存器退出,49,11.2.3,集成寄存器芯片,3.74LS194双向移位寄存器,工作状态,置零,保持,右移,左移,并行输入,退出,11.2.3 集成寄存器芯片3.74LS194双向移位寄存器,50,11.2.3,集成寄存器芯片,3.74LS194双向移位寄存器,退出,11.2.3 集成寄存器芯片3.74LS194双向移位寄存器,51,主要要求：,了解计数器的特点和分类。,熟悉计数器的工作原理和表示方法。,掌握集成计数器及其芯片的应用.,退出,11.3,计数器,主要要求： 了解计数器的特点和分类。熟悉计数器的工作原理和表,52,11.3.1,计数器概述,1.计数器的分类,按,计数步长,分:二进制、十进制和任意进制;,按,计数增减趋势,分:加计数器、减计数器和可逆计数器;,按,触发器的CP脉冲,分:同步计数器和异步计数器;,按,内部器件,分:TTL和CMOS计数器。,退出,11.3.1 计数器概述1.计数器的分类按计数步长分:二进制,53,11.3.1,计数器概述,2.计数器的基本原理,（1）异步二进制加法计数器,退出,11.3.1 计数器概述2.计数器的基本原理（1）异步二进制,54,11.3.1,计数器概述,2.计数器的基本原理,（2）异步二进制减法计数器,退出,11.3.1 计数器概述2.计数器的基本原理（2）异步二进制,55,11.3.2,集成异步计数器及芯片,1.集成异步二进制计数器,1,0 0 0 0,0,计数,退出,11.3.2 集成异步计数器及芯片1.集成异步二进制计数器1,56,11.3.2,集成异步计数器及芯片,2.集成异步十进制计数器,退出,11.3.2 集成异步计数器及芯片2.集成异步十进制计数器退,57,11.3.2,集成异步计数器及芯片,2.集成异步十进制计数器74LS290功能表,输入,输出,1 1 0 ,1 1 0 , 1 1 , 0 0 ,0 0 , 0 0 ,0 0 ,0 0 0 0,0 0 0 0,1 0 0 1,计数,计数,计数,计数,退出,11.3.2 集成异步计数器及芯片2.集成异步十进制计数器7,58,11.3.3,集成同步计数器及芯片,1.集成同步二进制计数器,退出,11.3.3集成同步计数器及芯片1.集成同步二进制计数器退出,59,11.3.3,集成同步计数器及芯片,集成同步二进制计数器74LS161功能表,工作状态,0,1,1,1,1,0,1,1,1,0,1,1,0,1,置 零,预 置 数,保 持,保持(但C=0),计 数,退出,11.3.3集成同步计数器及芯片集成同步二进制计数器74LS,60,11.3.3,集成同步计数器及芯片,集成同步二进制计数器(可加可减),退出,11.3.3集成同步计数器及芯片集成同步二进制计数器(可加可,61,11.3.3,集成同步计数器及芯片,2.集成同步十进制计数器,退出,11.3.3集成同步计数器及芯片2.集成同步十进制计数器退出,62,11.3.3,集成同步计数器及芯片,集成同步十进制计数器74160功能表,工作状态,0,1,1,1,1,0,1,1,1,0,1,1,0,1,置 零,预 置 数,保 持,保持(但C=0),计 数,退出,11.3.3集成同步计数器及芯片集成同步十进制计数器7416,63,11.3.4,任意进制计数器,1.MN的情况,置零法,置数法,退出,11.3.4任意进制计数器1.MN的情况置零法置数法退出,64,11.3.4,任意进制计数器,1.MN的情况,0000,0001,0010,0011,0100,0101,0110,1,1,CP,1,&,退出,方法一：异步清零法,例11.3.1,试利用同步十进制计数器74160接成同步六进制计数器,解,11.3.4任意进制计数器1.MN的情况000001101,65,11.3.4,任意进制计数器,1.MN的情况,0000,0001,0010,0011,0100,0101,1,1,CP,1,&,0 0 0 0,退出,方法二：同步置零法,例11.3.1,试利用同步十进制计数器74160接成同步六进制计数器,解,11.3.4任意进制计数器1.MN的情况000011CP1,66,11.3.4,任意进制计数器,1.MN的情况,1001,0000,0001,0010,0011,0100,1,1,CP,1,1,1 0 0 1,退出,方法三：同步置数法,例11.3.1,试利用同步十进制计数器74160接成同步六进制计数器,解,11.3.4任意进制计数器1.MN的情况100111CP1,67,11.3.4,任意进制计数器,1.MN的情况,清零端,和,预置端,均可,用,清零端,则用,1010,接;,用,预置端,则用,1001,接,或其它接法均可。,退出,例11.3.2,试利用74161接成同步十进制计数器,&,1,1,CP,1,解,11.3.4任意进制计数器1.MN的情况,0 0 0 0,0 0 0 0,CP,1,1,退出,方法一：并行进位法,例11.3.3,试利用两片同步十进制计数器构成一百进制计数器,解,11.3.4任意进制计数器2.MN的情况0 0,69,11.3.4,任意进制计数器,2.MN的情况,0 0 0 0,0 0 0 0,CP,1,1,1,1,退出,方法二：串行进位法,例11.3.3,试利用两片同步十进制计数器构成一百进制计数器,解,11.3.4任意进制计数器2.MN的情况0 0,70,11.3.4,任意进制计数器,2.MN的情况,思考题:,试利用两片同步十进制计数器构成六十进制计数器,试利用两片74161构成123进制计数器,退出,11.3.4任意进制计数器2.MN的情况思考题:试利用两片,71,主要要求：,了解时序电路的特点。,熟悉同步时序逻辑的分析方法。,退出,11.4 同步时序逻辑电路的分析方法,主要要求： 了解时序电路的特点。熟悉同步时序逻辑的分析方法。,72,11.4.1,时序逻辑电路的分类及状态描述,退出,时序逻辑,同步时序：所有触发器状态随CP一同变化。,异步时序：各触发器状态的翻转是有前后顺序的。,同步时序电路工作速度高于异步时序电路,时序逻辑的时序关系描述方法主要有：,状态方程,、,状态表,、,状态图,和,时序图,等。,11.4.1 时序逻辑电路的分类及状态描述退出时序逻辑同步时,73,11.4.2,时序逻辑电路的分析步骤,(1)确定各个触发器的翻转条件；,(2)写驱动方程;,(3)确定状态方程;,(4)写输出方程;,(5)列状态表;,(6)列状态图；,(7)作时序图。,退出,11.4.2 时序逻辑电路的分析步骤(1)确定各个触发器的翻,74,11.4.3,时序逻辑电路的分析举例,退出,1.同步时序电路分析举例,例11.4.1,分析所示电路的逻辑功能。,解,(1)三个同步触发的下降延JK触发器：,CP统一控制FF0的CP、FF1的CP与FF2的CP，三触发器一同翻转。,11.4.3 时序逻辑电路的分析举例退出1.同步时序电路分析,75,11.4.3,时序逻辑电路的分析举例,退出,1.同步时序电路分析举例,例11.4.1,分析所示电路的逻辑功能。,解,(2)驱动方程,11.4.3 时序逻辑电路的分析举例退出1.同步时序电路分析,76,11.4.3,时序逻辑电路的分析举例,退出,1.同步时序电路分析举例,例11.4.1,分析所示电路的逻辑功能。,解,(3)状态方程,(4)输出方程,11.4.3 时序逻辑电路的分析举例退出1.同步时序电路分析,77,11.4.3,时序逻辑电路的分析举例,退出,(5)状态表,0 0 0000 0,C,0 0 1010 0,0 1 0011 0,0 1 1100 0,1 0 0101 0,1 0 1000 1,1 1 0111 0,1 1 1000 1,11.4.3 时序逻辑电路的分析举例退出(5)状态表0,78,11.4.3,时序逻辑电路的分析举例,退出,(6)状态图,(7)时序图,11.4.3 时序逻辑电路的分析举例退出(6)状态图(7)时,79,11.4.3,时序逻辑电路的分析举例,2.异步时序电路分析举例,(2)驱动方程,退出,例11.4.2,图示为74LS290主体电路，试分析这部分电路的逻辑功能。,(1)三个异步触发的下降延JK触发器：,CP,B,控制FF0的CP，Q,1,控制FF1的CP，Q,2,控制FF2的CP。,FF0,FF1,FF2,解,11.4.3 时序逻辑电路的分析举例2.异步时序电路分析举例,80,11.4.3,时序逻辑电路的分析举例,(3)状态方程,退出,FF0,FF1,FF2,11.4.3 时序逻辑电路的分析举例(3)状态方程退出FF0,81,11.4.3,时序逻辑电路的分析举例,(3)状态方程,(4)状态表,退出,11.4.3 时序逻辑电路的分析举例(3)状态方程(4)状态,82,11.4.3,时序逻辑电路的分析举例,退出,(5)状态图,(6)时序图,（工作波形）,11.4.3 时序逻辑电路的分析举例退出(5)状态图 (,83,主要要求：,了解寄存器的特点和分类。,熟悉寄存器的工作原理和表示方法。,退出,11.5 同步时序逻辑电路的设计方法,主要要求： 了解寄存器的特点和分类。熟悉寄存器的工作原理和表,84,11.5,同步时序逻辑电路的设计方法,1.同步时序逻辑电路设计步骤,(1)设定状态图;,(2)确定触发器类型;,(3)得出状态卡诺图;,(4)求出状态方程和输出方程;,(5)检查能否自启动;,(6)写出驱动方程；,(7)画出逻辑图。,退出,11.5同步时序逻辑电路的设计方法1.同步时序逻辑电路设计步,85,11.5,同步时序逻辑电路的设计方法,2. 设计举例,(1)设定状态图,由题意知N=,至少选用,个触发器,状态转换如下图所示:,退出,例11.5.1,设计一个同步六进制计数器,6,3,解,11.5同步时序逻辑电路的设计方法2. 设计举例(1)设定状,86,11.5,同步时序逻辑电路的设计方法,(2)确定触发器类型-可选用JK触发器,两个输入端,较灵活。,(3)列出状态卡诺图,退出,例11.5.1,设计一个同步六进制计数器,11.5同步时序逻辑电路的设计方法(2)确定触发器类型-,87,退出,11.5,同步时序逻辑电路的设计方法,例11.5.1,设计一个同步六进制计数器,退出11.5同步时序逻辑电路的设计方法例11.5.1设计一个,88,(4)写出状态方程和输出方程,(5)检查能否自启动,本设计中未用的两个状态是110和111,把它们代入状态方程,得110111000,均能进入000有效状态,故能自启动.,(6)写出驱动方程,退出,11.5,同步时序逻辑电路的设计方法,例11.5.1,设计一个同步六进制计数器,(4)写出状态方程和输出方程(5)检查能否自启动本设计中未用,89,11.5,同步时序逻辑电路的设计方法,(6)写出驱动方程,(7)由驱动方程和输出方程画出逻辑图,退出,例11.5.1,设计一个同步六进制计数器,11.5同步时序逻辑电路的设计方法(6)写出驱动方程(7)由,90,退出,本章小结,时序逻辑不同于组合逻辑主要是其输出状态不但与输入控制量有关，还与过程时间或历史状态有关：,触发器的作用总结为条件翻转，条件是CP控制何时(,When,)作出响应，翻转是靠各种功能触发器的特征方程（特有的状态方程而已）来决定怎样(,How,)变化。按特征方程分有常用的,D,、,JK,、,T,等边沿触发器。,退出本章小结时序逻辑不同于组合逻辑主要是其输出状态不但与输入,91,退出,本章小结,寄存器和计数器都是由触发器构成的时序电路。描述其工作过程多用,状态表,、,状态图,或者,时序图,计数器按模分为二、十和N进制，按翻转条件分为同步和异步计数器。其本质为,状态循环,，几个状态循环一次就是模为几。,应用集成计数器实现N进制计数，可以活用其跳变端来实现，应用同步跳变时无暂稳态；而异步跳变时产生暂稳态，不计作计数的循环状态。,退出本章小结寄存器和计数器都是由触发器构成的时序电路。描述其,92,结束,The End,退出,结束The End退出,93,