-计算机硬件工作原理课件

第三章 计算机硬件工作原理 3.1.1 中央处理器的功能 CPU具有如下四方面的基本功能：3.1 中央处理器的功能和组成中央处理器的功能和组成 （1）指令控制：程序的顺序控制。（2）操作控制：把各种操作信号送往相应的部件。（3）时间控制：对各种操作实施时间上的控制。（4）数据加工：ALU，对数据进行算术运算和逻辑运算处理。CPU 的基本组成：运算器、cache 和控制器三大部分。1.控制器的主要功能：（1）从内存中取出一条指令，并指出下一条指令在内存中的位置；（2）对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作；（3）指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。2.运算器的主要功能：（1）执行所有的算术运算；（2）执行所有的逻辑运算，并进行逻辑测试。3.1.2 中央处理器的组成 CPU 的的组成图组成图 CPU 控制器 运算器 程序计数器（PC）指令寄存器（IR）指令译码器（ID）时序产生器 操作控制器 ALU 累加器 （AC）数据缓冲寄存器（DR）状态寄存器 （PSW）3.1.3 CPU 中的主要寄存器?CPU 中至少有这么六种寄存器:?1 DR:数据缓冲寄存器?数据缓冲寄存器用来暂时存放由内存储器读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也暂时将它们存放在数据缓冲寄存器中。?缓冲寄存器的作用是?(1)作为CPU和内存、外部设备之间信息传送的中转站；?(2)补偿CPU和内存、外围设备之间在操作速度上的差别；?(3)在单累加器结构的运算器中，数据缓冲寄存器还可兼作为操作数寄存器。?2.IR:指令寄存器指令寄存器?IR 用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到DR中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器指令译码器就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。?3.PC:程序计数器?程序计数器的结构应当是具有寄存信息和计数两种功能的结构。?4.AR:地址寄存器?地址寄存器用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信息，直到内存的读/写操作完成为止。?5.AC:累加寄存器累加寄存器?累加寄存器AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器的算术逻辑单元ALU)执行算术或逻辑运算时，为 ALU提供一个工作区。累加寄存器暂时存放 ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。?目前CPU中的累加寄存器，多达 16个，32个，甚至更多。当使用多个累加器时，就变成通用寄存器堆结构，其中任何一个可存放源操作数，也可存放结果操作数。在这种情况下，需要在指令格式中对寄存器号加以编址。?6.PSW:状态条件寄存器状态条件寄存器?状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志(C)，运算结果溢出标志（V)，运算结果为零标 志(Z)，运算结果为负标志(N)等等。这些标志位通常分别由 1?除此之外，状态条件寄存器还保存中断和系统工作状态等信息，以便使 CPU和系统能及时了解机器运行状态和程序运行状态。因此，状态条件寄存器是一个由各种状态条件标志拼凑而成的寄存器。3.2 指令系统?指令、指令系统是计算机中一个最基本的概念。指令是指示计算机执行某些操作的命令，一台计算机的所有指令的集合构成该机的指令系统。指令系统是计算机的主要属性，位于硬件和软件的交界面上。本章将讨论一般计算机的指令系统所涉及的基本问题。指令系统的特点?完备性?有效性?规整性?兼容性 3.1 指令格式 一台计算机指令格式的选择和确定要涉及多方面的因素，如指令长度、地址码结构以及操作码结构等，是一个很复杂的问题，它与计算机系统结构、数据表示方法、指令功能设计等都密切相关。3.1.1 机器指令的基本格式 一条指令就是机器语言的一个语句，它是一组有意义的二进制代码。操作码字段 地址码字段 操作码：指明操作的性质及功能。操作码 地址码：指明操作数的地址。地址码 3.1.1 机器指令的基本格式（续）指令的长度是指一条指令中所包含的二进制代码的位数，它取决于操作码字段的长度、操作数地址的个数及长度。指令长度可以等于机器字长，也可以大于或小于机器字长。在一个指令系统中，若所有指令的长度都是相等的，称为定长指令字结构；若各种指令的长度随指令功能而异，称为变长指令字结构。3.1.2 地址码结构 一条双操作数指令的除操作码之外，还应包含以下信息：第一操作数地址，用A1表示；第二操作数地址，用A2表示；操作结果存放地址，用A3表示；下条将要执行指令的地址，用A4表示。这些信息可以在指令中明显的给出，称为显地址；也可以依照某种事先的约定，用隐含的方式给出，称为隐地址。2.三地址指令 (A1)OP(A2)A3 (PC)+1PC（隐含）执行一条三地址的双操作数运算指令，至少需要访问4次主存。第一次取指令本身，第二次取被操作数，第三次取操作数，第四次保存运算结果。OP OP A A1 A A2 A A3 3.二地址指令 (A1)OP(A2)A1 (PC)+1PC（隐含）其中：A1为目的操作数地址，A2为源操作数地址。二地址指令执行之后，目的操作数地址中原存的内容已被破坏了。执行一条二地址的双操作数运算指令，同样至少需要访问4次主存。OP OP A A1 A A2 4.一地址指令 (Acc)OP(A1)Acc (PC)+1PC（隐含）执行一条一地址的双操作数运算指令，只需要访问两次主存。第一次取指令本身，第二次取操作数。被操作数和运算结果都放在累加寄存器中，所以读取和存入都不需要访问主存。OP OP A A1 1 5.零地址指令 零地址的算逻类指令是用在堆栈计算机中的，堆栈计算机没有一般计算机中必备的通用寄存器，因此堆栈就成为提供操作数和保存运算结果的唯一场所。通常，参加算逻运算的两个操作数隐含地从堆栈顶部弹出，送到运算器中进行运算，运算的结果再隐含地压入堆栈。有关堆栈的概念将在稍后讨论。OP OP 不同地址数指令的特点和适用场合 对于同一个问题，用三地址指令编对于同一个问题，用三地址指令编写的程序最短，但指令长度最长，而用二、写的程序最短，但指令长度最长，而用二、一、零地址指令来编写程序，程序的长度一个比一个长，但指令的长度一个比一个短。短。扩展操作码法?最常用的非规整型编码方式是扩展操作码法。?让操作数地址个数多的指令（如三地址指令）的操作码字段短些，操作数地址个数少的指令（如一或零地址指令）的操作码字段长些。扩展操作码法（续）?例如：设某机的指令长度为16位，操作码字段为4位，有三个4位的地址码字段。?如果按照定长编码的方法，4位操作码字段最多只能表示16条不同的三地址指令。扩展操作码法（续）OP A1 A2 A3 4位 4位 4位 4位 OP 15条三地址指令条三地址指令 0000 XXXX YYYY ZZZZ 1110 XXXX YYYY ZZZZ 1111 15条二地址指令条二地址指令 1111 0000 XXXX YYYY 1111 1110 XXXX YYYY 1111 1110 XXXX YYYY 1111 1111 15条一地址指令 1111 1111 0000 XXXX 1111 1111 1110 XXXX 1111 1111 1111 16条零地址指令 1111 1111 1111 0000 1111 1111 1111 1111 扩展窗口 扩展窗口 扩展窗口 OP A1 A2 OP A1 OP 寻址可以分为指令寻址和数据寻址。寻找下一条将要执行的指令地址称为指令寻址，寻找操作数的地址称为数据寻址。指令寻址比较简单，它又可以细分为顺序寻址和跳跃寻址。而数据寻址方式种类较多，其最终目的都是寻找所需要的操作数。3.2.2 指令寻址和数据寻址 顺序寻址可通过程序计数器PC加1，自动形成下一条指令的地址；跳跃寻址则需要通过程序转移类指令实现。跳跃寻址的转移地址形成方式有3种：直接（绝对）、相对和间接寻址，它与下面介绍的数据寻址方式中的直接、相对和间接寻址是相同的，只不过寻找到的不是操作数的有效地址而是转移的有效地址而已。3.2.2 指令寻址和数据寻址（续）数据寻址方式是根据指令中给出的地址码字段寻找真实操作数地址的方式。指令中的形式地址 A有效地址EA 每种计算机的指令系统都有自己的一套数据寻址方式，不同计算机的寻址方式的名称和含义并不统一，下面介绍大多数计算机常用的几种基本寻址方式。3.2.3 基本的数据寻址方式 寻址方式 指令中给出的不是通常意义上的操作数地址，而是操作数本身，也就是说数作数地址，而是操作数本身，也就是说数据就包含在指令中，只要取出指令，也就据就包含在指令中，只要取出指令，也就取出了可以立即使用的操作数。在取指令时，操作码和操作数被同时取出，不必再次访问主存，从而提高了时取出，不必再次访问主存，从而提高了指令的执行速度。但是，因为操作数是指令的一部分，不能被修改，而且立即数的令的一部分，不能被修改，而且立即数的大小受到指令长度的限制，所以这种寻址大小受到指令长度的限制，所以这种寻址方式灵活性最差，通常用于给某一寄存器或主存单元赋初值或提供一个常数。或主存单元赋初值或提供一个常数。立即寻址 OP 立即数 指令中地址码字段给出的地址指令中地址码字段给出的地址A就就是操作数的有效地址，即形式地址等于有效地址：效地址：EA=A。由于这样给出的操作数。由于这样给出的操作数地址是不能修改的，与程序本身所在的位置无关，所以又叫做绝对寻址方式。操作数操作数S=(A)这种寻址方式不需作任何寻址运算，简单直观，也便于硬件实现，但地址空间受到指令中地址码字段位数的限制。受到指令中地址码字段位数的限制。直接寻址 寄存器寻址指令的地址码部分给出某一个通用寄存器的编号，这个指定的寄存器中存放着操作数。操作数存器中存放着操作数。操作数S与寄存器与寄存器Ri的关系为：的关系为：S=(Ri)寄存器寻址具有两个明显的优点：从寄存器中存取数据比从主存中快得多；由于寄存器的数量较少，其地址码字段比主存单元地址字段短得多。码字段比主存单元地址字段短得多。寄存器寻址 间接寻址意味着指令中给出的地址间接寻址意味着指令中给出的地址A不是操作数的地址；而是存放操作数地址不是操作数的地址；而是存放操作数地址的主存单元的地址，简称操作数地址的地址。通常在指令格式中划出一位作为直接或间接寻址的标志位，间接寻址时标志位或间接寻址的标志位，间接寻址时标志位=1。在一级间接寻址中，在一级间接寻址中，EA=(A)S=(A)间接寻址 间接寻址过程 (b)操作数间接地址OPIR主存储器有效地址一级间址OPIR主存储器有效地址操作数110二级间址三级间址(a)一级间接寻址：三级间接寻址：图3-5 间接寻址过程 间接寻址（续）间接寻址要比直接寻址灵活得多，它间接寻址要比直接寻址灵活得多，它的主要优点为：扩大了寻址范围，可用指令的短地扩大了寻址范围，可用指令的短地址访问大的主存空间。址访问大的主存空间。可将主存单元作为程序的地址指针，用以指示操作数在主存中的位置。当操作数的地址需要改变时，不必修改指令，只需修改存放有效地址的那个主存单元（间接地址单元）的内容就可以了。接地址单元）的内容就可以了。寄存器间接寻址 指令中的地址码给出某一通用寄存指令中的地址码给出某一通用寄存器的编号，在被指定的寄存器中存放操作数的有效地址，而操作数则存放在主存单元中。存单元中。S=(Ri)图3-6 寄存器间接寻址过程 RiRi有效地址EA操作数主存储器OPIR变址寻址 把变址寄存器把变址寄存器Rx的内容与指令中给出的形式地址A相加，形成操作数有效地址，即即EA=(Rx)+A。Rx的内容称为变址值。S=(Rx)+A)图3-7 变址寻址过程 操作数OP RXA主存储器ALURX变址值XEAIR基址寻址 基址寄存器基址寄存器Rb的内容与指令中给出的内容与指令中给出的位移量D相加，形成操作数有效地址，即即EA=(Rb)+D。基址寄存器的内容称为基。基址寄存器的内容称为基址值。指令的地址码字段是一个位移量，址值。指令的地址码字段是一个位移量，位移量可正、可负。S=(Rb)+D)基址寻址 操作数OPRbD操作数主存储器ALURb基址值IR+D-D基址值图3-8 基址寻址过程 相对寻址 相对寻址是基址寻址的一种变通，相对寻址是基址寻址的一种变通，由程序计数器由程序计数器PC提供基准地址，指令中提供基准地址，指令中的地址码字段作为位移量的地址码字段作为位移量D，两者相加后，两者相加后得到操作数的有效地址，即得到操作数的有效地址，即EA=(PC)+D。位移量指出的是操作数和现行指令之间的位移量指出的是操作数和现行指令之间的相对位置。相对位置。图3-9 相对寻址过程 操作数OPD指令主存储器ALUPC指令地址IR操作数+D-D相对寻址方式的特点 操作数的地址不是固定的，它随着操作数的地址不是固定的，它随着PC值的变化而变化，并且与指令地址之间值的变化而变化，并且与指令地址之间总是相差一个固定值总是相差一个固定值?D。当指令地址改变。当指令地址改变时，由于其位移量不变，使得操作数与指令在可用的存储区内一起移动，所以仍能保证程序的正确执行。采用PC相对寻址方式编写的程序可在主存中任意浮动，它放在主存的任何地方，所执行的效果都是一样的。由于指令中给出的位移量可正、可由于指令中给出的位移量可正、可负，所以对于指令地址而言，操作数地址可能在指令地址之前或之后。可能在指令地址之前或之后。4.3 指令的类型和功能 1.算术运算类指令 算术运算指令主要用于定点和浮点运算。这类运算包括定点加、减、乘、除指令，浮点加、减、乘、除指令以及加1、减1、比较等，有些机器还有十进制算术运算指令。绝大多数算术运算指令都会影响到状态标志位，通常的标志位有进位、溢出、全零、正负和奇偶等。3.3.2 运算类指令 计算机都具有与、或、非、异或等逻辑运算指令。这类指令在没有设置专门的位操作指令的计算机中常用于对数据字（字节）中某些位（一位或多位）进行操作，常见的应用有：按位测（位检查）利用“与”指令可以屏蔽掉数据字（字节）中的某些位。通常让被检查数作为目的操作数，屏蔽字作为源操作数，要检测某些位，可使屏蔽字的相应位为“1”，其余位为“0”，然后执行“与”指令，则可取出所要检查的位来。2.逻辑运算类指令 按位清（位清除）按位清（位清除）利用“与”指令还可以使目的操作数的某些位置数的某些位置“0”。只要源操作数的相应。只要源操作数的相应位为位为“0”，其余位为“1”，然后执行“与”指令即可。按位置（位设置）按位置（位设置）利用“或”指令可以使目的操作数的某些位置的某些位置“1”。只要源操作数的相应位为为“1”，其余位为，其余位为“0”，然后执行“或”指令即可。2.逻辑运算类指令（续）按位修改按位修改 利用“异或”指令可以修改目的操作数的某些位，只要源操作数的相应位作数的某些位，只要源操作数的相应位为为“1”，其余位为，其余位为“0”，异或之后就达，异或之后就达到了修改这些位的目的（因为A1=，A0=A）。）。判符合判符合 若两数相符合，其异或之后的结果必定为必定为“0”。2.逻辑运算类指令（续）AA 移位指令分为算术移位、逻辑移位移位指令分为算术移位、逻辑移位和循环移位三类，它们又可分为左移和右和循环移位三类，它们又可分为左移和右移两种。移两种。算术移位算术移位 算术移位的对象是带符号数，在移算术移位的对象是带符号数，在移位过程中必须保持操作数的符号不变。当位过程中必须保持操作数的符号不变。当左移一位时，如不产生溢出，则数值2；而右移一位时，如不考虑因移出舍去的末位尾数，则数值2。3.移位类指令 逻辑移位 逻辑移位的对象是无符号数，因此移位时不必考虑符号问题。循环移位 循环移位按是否与进位位一起循环又分为两种：小循环（不带进位循环）大循环（带进位循环）3.移位类指令（续）1.转移指令转移指令 在程序执行过程中，通常采用转移指令来改变程序的执行顺序。转移指令又分无条件转移和条件转移两种：无条件转移又称必转，它在执行时将改变程序的常规执行顺序，不受任何条件的约束，直接把程序转向该指令指出的新的位置执行，其助记符一般为JMP。条件转移必须受到条件的约束，若条件满足时才执行转移，否则程序仍顺序执行。条件转移指令主要用于程序的分支，当程序执行到某处时，要在两个分支中选择一支，这就需要根据某些测试条件作出判断。4.3.3 程序控制类指令 无论是条件转移还是无条件转移都需无论是条件转移还是无条件转移都需要给出转移地址。若采用相对寻址方式，要给出转移地址。若采用相对寻址方式，转移地址为当前指令地址（即PC的值）和的值）和指令中给出的位移量之和，即(PC)+位移量PC；若采用绝对寻址方式，转移地址；若采用绝对寻址方式，转移地址由指令的地址码字段直接给出，即由指令的地址码字段直接给出，即APC。1.转移指令（续）子程序是一组可以公用的指令序列，只要知道子程序的入口地址就能调用它。通常把一些需要重复使用并能独立完成某种特定功能的程序单独编成子程序，在需要时由主程序调用它们，这样做既简化了程序设计，又节省了存储空间。主程序和子程序是相对的概念，调用其他程序的程序是主程序；被其他程序调用的程序是子程序。2.子程序调用指令 子程序调用指令，简称转子指令，其助记符一般为符一般为CALL。转子指令安排在主程序中需要。转子指令安排在主程序中需要调用子程序的地方，转子指令是一地址指令。转子指令和转移指令都可以改变程序的执行顺序，但事实上两者存在着很大的差别：行顺序，但事实上两者存在着很大的差别：转移指令使程序转移到新的地址后继续执行指令，不存在返回的问题，所以没有返回地址；而转子指令要考虑返回问题，所以必须以某种方式保存返回地址，以便返回时能找到原来的位置。位置。转移指令用于实现同一程序内的转移；转移指令用于实现同一程序内的转移；而转子指令转去执行一段子程序，实现的是不同程序之间的转移。程序之间的转移。2.子程序调用指令（续）返回地址是转子指令的下一条指令的地址，保存返回地址的方法有多种：用子程序的第一个字单元存放返回地址。返回时将第一个字单元地址作为间接地址，采用间址方式返回主程序。这种方法可以实现多重转子，但不能实现递归循环。2.子程序调用指令（续）用寄存器存放返回地址。转子指令先把返回地址放到某一个寄存器中，再由子程序将寄存器中的内容转移到另一个安全的地方，可以实现子程序的递归循环。用堆栈保存返回地址。不管是多重转子还是子程序递归，最后存放的返回地址总是最先被使用的，堆栈的后进先出存取原则正好支持实现多重转子和递归循环。2.子程序调用指令（续）从子程序转向主程序的指令称为返从子程序转向主程序的指令称为返回指令，其助记符一般为RET，子程序的最后一条指令一定是返回指令。返回地址存放的位置决定了返回指令的格式，通常返回地址保存在堆栈中，所以返回指令常是零地址指令是零地址指令。转子和返回指令也可以是带条件的，转子和返回指令也可以是带条件的，条件转子和条件返回与前述条件转移的条件是相同的。件是相同的。3.返回指令 1.独立编址的I/O 独立编址方式使用专门的输入/输出指令（IN/OUT）。以主机为基准，信息由外设传送给主机称为输入，反之称为输出。指令中应给出外部设备编号（端口地址）。这些端口地址与主存地址无关，是另一个独立的地址空间。80 x86采用的就是独立编址方式。4.3.4 输入输出类指令 3.2 指令周期?3.2.1指令周期的基本概念 1 指令周期指令周期:CPU从内存取出一条指令并执行这条指令的时间总和。2 CPU周期周期:又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。3 时钟周期时钟周期:通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期。从存储器读取一条指令 字所用的最短时间。3.2.1指令周期的概念 3.2 指令周期指令周期 取1条指令 执行指令 开始 T1 T3 T4 T1 T2 T3 T4 T1 T2 CPU 周期（取指令）CPU 周期（执行指令）指令周期 T周期 CPU 周期 由石英晶体振荡器和与非门组成的正反馈振荡电路组成。作用产生一组有序的间隔相等或不 等的脉冲序列。环形脉冲发生器 的两种形式：采用普通计数器：在节拍脉冲上带来毛刺。循环移位寄存器 1.时钟源 2.环形脉冲发生器 2.异步控制方式异步控制方式：每条指令周期可由多少不等的机器周期数组成。指令周期数和时针周期数不固定。3.联合控制方式联合控制方式：同步控制和异步控制相结合的方式。方式1：大部分操作序列安排在固定的机器整齐中，对 某些时间难以确定的操作，以执行部件的“回答”信号 作为操作的结束。方式2：机器周期的节拍脉冲固定，但指令周期中的机 器周期数不固定。4.人工控制方式人工控制方式：为了调试机器和软件开发的需要，在计算机面板和内部设置一些开关或按键以进行人工控制。如RESET 键，连续执行或单条指令执行的转换开关，符合停机开关等。6.4 微程序控制器 微程序控制器同组合逻辑控制器相比较：特点：具有规整性、灵活性、可维护性。在计算机系统中，微程序设计是利用软件方法来设计硬件的一门技术。微程序控制器的 基本思想：操作控制信号编成所谓的“微指令”，存放在ROM中。运行时，一条条地读出这些微指令。产生全机所需要的各种操作控制信号。6.4.1 微命令和微操作 一台数字计算机基本上可以划分为两大部分：控制部件 执行部件 控制命令 反馈 测试 微指令：控制部件通过控制线向执行部件发出的各种 控制命令。微操作：执行部件接受微命令后所进行的操作。微操作 相斥性：同一个CPU周期不能并行执行 的微操作。相容性：同一个CPU周期可并行执行的 微操作。3.2.2 组成原理 1.主要部件（1）控制存储器CM 功能：微地址 形成电路 IR PSW PC 微地址寄存器 AR 控制存储器 CM 译码器 微命令序列 微命令字段 微地址字段 IR 存放微程序。CM属于CPU，不属于主存储器。（2）微指令寄存器 IR 功能：微地址 形成电路 IR PSW PC 微地址寄存器 AR 控制存储器 CM 译码器 微命令序列 微命令字段 微地址字段 IR 存放现行微指令。微命令字段：提供一步操作所需的微命令。微地址字段：指明后续微地址的形成方式。提供微地址的给定部分。(微操作控制字段)(顺序控制字段)（3）微地址形成电路 功能：微地址 形成电路 IR PSW PC 微地址寄存器 AR 控制存储器 CM 译码器 微命令序列 微命令字段 微地址字段 IR 提供两类微地址。微程序入口地址：由机器指令操作码形成。后续微地址：由微地址字段、现行微地 址、运行状态等形成。2.工作过程 微地址 形成电路 PSW PC 微地址寄存器 AR CM IR（1）取机器指令 CM 取指微指令 IR 取指微指令 IR 微命令字段 译码器 控制存储器 微命令 主存 机器指令 微命令字段 微地址字段 IR 译码器 微命令序列（2）转微程序入口 IR 操作码 微地址形成电路 入口 AR 微命令字段 CM 首条微指令 PSW PC AR CM IR 取指微指令 IR 微地址寄存器微地址 形成电路 （3）执行首条微指令 控制存储器 译码器 IR IR 译码器 微命令字段 微地址字段 微命令序列 微命令 操作部件 IR PC AR CM 译码器 微命令序列 IR（4）取后续微指令 微地址字段 现行微地址 运行状态 微地址形成电路 PSW 微地址寄存器后续微地址 AR 微地址 形成电路 控制存储器 CM 后续微指令 IR 微命令字段 微地址字段（5）执行后续微指令 同（3）IR PC AR 控制存储器 CM 译码器 微命令序列 IR PSW 微地址寄存器微地址 形成电路 微命令字段 微地址字段（6）返回 微程序执行完，返回CM(存放取指微指令的固定单元)。