设计三人表决电路-课件

设计三人表决电路看一看看一看：三人表决电路实物示意图电路组成框图2图中有两个双四输入与非门CD4012和一个OC门，当三个按钮S1、S2、S3中有两个或两个以上闭合的时候，表示成功的灯就亮了。元器件选择元器件选择表9-1 元器件明细表3任务 分析编码器 编码器编码器是一种组合逻辑电路。组合逻辑电路是没有记忆功能的，其任何时刻的输出状态直接由当时的输入状态决定，而与电路前一个时刻的状态无关。一、认识组合逻辑电路一、认识组合逻辑电路4二、组合逻辑电路的分析步骤二、组合逻辑电路的分析步骤1 1由逻辑电路图写出逻辑函数表达式由逻辑电路图写出逻辑函数表达式2 2化简化简 53分析逻辑功能 表9-2 真值表总结：组合逻辑电路的分析步骤总结：组合逻辑电路的分析步骤具有异或门的逻辑功能B、C输入相同输出为“0”；B、C输入不同，输出为“1”6二、编码器二、编码器编码编码就是将符号或数码按一定的规律编排成一组组代码，并使每组代码具有一定的含义。编码器编码器能够完成数字编码的电路称为编码器。常见编码器常见编码器二进制编码器和二-十进制编码器1 1二进制编码器二进制编码器是用n位二进制代码对2n个信号进行编码的电路举例：举例：三位二进制编码器逻辑图由编码的逻辑电路可以得到由编码的逻辑电路可以得到Y2、Y1、Y0 的逻辑函数表达式：的逻辑函数表达式：Y0=I1+I3+I5+I7 Y1=I2+I3+I6+I7 Y2=I4+I5+I6+I77在任何时刻，编码器只能对一个输入信号进行编码，可根据需要输入有效电平，可以输入高电平有效也可以输入低电平有效。三位二进制编码器真值表所以三位二进制编码器的输入端有所以三位二进制编码器的输入端有8个，输出端有个，输出端有3个，个，集成三位二进制编码器称为集成三位二进制编码器称为8-3线编码器。线编码器。8大家有疑问的，可以询问和交流大家有疑问的，可以询问和交流可以互相讨论下，但要小声点可以互相讨论下，但要小声点可以互相讨论下，但要小声点可以互相讨论下，但要小声点92 2二二-十进制编码器十进制编码器将十进制数字09编成二进制代码的电路，叫做二-十进制编码器 Y3=I8+I9 Y2=I4+I5+I6+I7 Y1=I2+I3+I6+I7 Y0=I1+I3+I5+I7输出端有4个输入端有10个输出的逻辑函数表达式：10编码器的真值表 如按下“I1”则I1输入为高电平，于是Y0输出为1，而Y3、Y2、Y1均输出为0,整个编码器输出为0001,如按下“I7”则Y2、Y1、Y0输出为1,Y3为0,整个输出为0111。11学习要点1分析组合逻辑电路的步骤是：2.编码就是将符号或数码按一定的规律编排成一组组代码，并使每组代码具有一定的含义。能够完成编码的电路称为编码器。编码器有二进制编码器和十进制编码器等。12 优先编码器优先编码器能按信号的优先级别进行编码常用CT74LS147型10/4线优先编码器图9-7 CT74LS147的外形 T74LS147引脚排列13任务2 认识译码器一、译码器一、译码器译码器译码器是将具有特定含义的二进制代码“翻译”成相应的输出信号，译码器和编码器互为逆过程。常见的译码器常见的译码器有二进制译码器、十进制译码器和显示译码器等。表9-6 2线4线译码器真值表 图9-9 2线4线译码器14二、译码器的功能二、译码器的功能1 1二进制译码器二进制译码器二进制译码器是将二进制代码的各种状态，按其原意“翻译”成对应的输出信号的电路。n位二进制代码有2n个取值组合，对应的输出信号就有2n个。2 2二二十进制译码器十进制译码器将二十进制代码翻译成09十个十进制数信号的电路叫做二十进制译码器。通常也叫做4线10线译码器。A、B是两个输入端、Y3Y2Y1Y0是四个输出端2线4线译码器示意图15下图为8421BCD码译码器逻辑图，输出低电平有效 16 当DCBA分别为00001001十个8421BCD码时，就可以得到8421BCD译码器的真值表表9-7 8421BCD译码器真值表例如：8421BCD译码器的输入端DCBA0000时，输出Y00,而Y1Y2Y91。Y0被译出。172.2.数码显示器数码显示器 分段数码显示器 半导体数码显示器 液晶显示器 荧光显示器（1 1）半导体数码显示器（）半导体数码显示器（LEDLED数字显示器）数字显示器）图9-13 LED数字显示器 图9-14 LED数字显示器的外形图分段数码显示器应用较为广泛图9-12 七段显示器字形181）LED数字显示器各引脚的功能为：1a、b、c、d、e、f、g：字形七段输入端。2VCC：电源。3GND：接地端。4dp：小数点输入端。2）LED数字显示器内部发光二极管的接法有两种共阴极和共阳极接法，如图9-15所示。（2 2）液晶显示器（）液晶显示器（LCDLCD）LCD还具有显示柔和、字迹清晰、体积小、重量轻、可靠性高、使用寿命长等优点。共阳极 共阴极193.BCD3.BCD七段显示译码器七段显示译码器举例：集成译码器CT74LS247的外形及引脚排列图a）外形图 b）引脚排列介绍：GNDGND为接地端。为接地端。+V+VCCCC为电源端，为电源端，A A3 3、A A2 2、A A1 1、A A0 0为代码为代码输入端，输入端，、为逻辑信号（译码）输出为逻辑信号（译码）输出端，端，为试灯端，为试灯端，为灭灯端，为灭灯端，为清零端。为清零端。CT74LS247译码器的译码输出端分别与七段显示器的各段相连。20表9-8 CT74LS247译码器功能表21学习要点：1译码器就是将具有特定含义的二进制代码按其原意“翻译”出来，并转换成相应的输出信号。2常用的译码器有二进制译码器、二十进制译码器和显示译码器三类。3分析各类译码器和识读常见集成译码器。22任务3 设计组合逻辑电路一、两种加法器的逻辑符号图一、两种加法器的逻辑符号图半加器是用来完成两个一位二进制数求和的逻辑电路。半加器是用来完成两个一位二进制数求和的逻辑电路。不考虑来自低位的进位信号，所以有两个输入端、两个输出端。Ai、Bi为半加器的两个输入端，即加数和被加数；Si为本位相加的和，Ci为向高位的进位信号。全加器是实现二进制全加的运算，全加器是实现二进制全加的运算，它的特点是考虑来自低位的进位信号，能够完成被加数、加数和低位送来的进位数三者的相加。所以全加器有三个输入端：Ai、Bi、Ci-1；两个输出端：和数Si和向高位的进位Ci。半加器的逻辑符号 全加器的逻辑符号23二、加法器设计方法二、加法器设计方法1半加器设Ai、Bi为半加器的两个输入端，即加数和被加数；Si为本位相加的和，Ci为向高位的进位信号。根据半加器的运算要求，列出半加器的真值表,见表9-9由真值表写出Si和Ci的逻辑函数表达式表达式的写法：从表从表中找出输出为中找出输出为1 1的各行，的各行，把每行的输入变量写把每行的输入变量写成乘积的形式，遇到成乘积的形式，遇到0 0的输入变量加非号的输入变量加非号画出逻辑电路图242 2全加器全加器设全加器用Ai、Bi、Ci-1分别表示三个输入端，即被加数、加数和低位送来的进位数；两个输出端分别用Si、Ci表示和数和向高位的进位数。根据全加器的要求,列出全加器的真值表，如表9-10所示由真值表写出逻辑表达式为：25化简逻辑表达式：根据逻辑表达式，画出逻辑图26三、设计一个三人表决电路三、设计一个三人表决电路要求：电路供A、B、C三个人投票表决使用，每人一个按键，赞成就按下按键，用“1”表示，不赞成就不按，用“0”来表示。当两人或两人以上同意时，才能通过，表决结果用发光二极管来指示，亮（通过）即“1”，不亮（不通过）即“0”。要求用“与非门”电路来实现该逻辑功能。（1 1）由逻辑功能来列出真值表）由逻辑功能来列出真值表27（2 2）根据真值表写出逻辑函数表达式：）根据真值表写出逻辑函数表达式：（3 3）化简并变换成与非门的形式）化简并变换成与非门的形式（4 4）由逻辑函数表达式画出逻辑电路图）由逻辑函数表达式画出逻辑电路图28学习要点：1半加器的特点是在运算时不考虑低位的进位，而全加器则除了把本位的两个数相加外，还要考虑低位送来的进位。全加器可由两个半加器和一个或门组成。2组合逻辑电路的设计步骤：29操作指导1.1.认识三人表决器电路结构及工作原理认识三人表决器电路结构及工作原理工作过程：工作过程：当有两个或两个以上的按钮按下时，A、B、C三点至少有两个是高电位，也就是至少有一个两输入端的与非门为低电位输出，此时三输入端的与非门为高电位，经过OC门ULN2003（集电极开路与非门,采用集电极开路输出，输出电流大，故可以直接驱动继电器或固体继电器(SSR)等外接控制器件，也可直接驱动低压灯泡。）整形后输出低电位，发光二极管正向导通而发光。30装配示意图312.2.安装电路安装电路（1）查阅集成电路手册，熟悉CD4012和ULN2003集成电路各引脚，自已设计电路安装图。（2）元件选择：见表9-1。（3）元件检测、整形（4）焊接与连线：焊接时先焊接好集成块座，再按集成块引脚顺序插入集成块。按钮的焊接要到位且焊接牢固。3.3.调试与检测电路调试与检测电路（1）电路安装完毕后，对照电路原理图和装配图进行检查，仔细检查电路是否安装正确以及导线、焊点是否符合要求，检查发光二极管的极性是否安装正确。（2）用万用表检测电源是否有问题 有无短路、断路现象，若发现故障，应仔细查找原因，排除故障点。32