双稳态触发器课件

1数字逻辑电路数字逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路 输出状态输出状态只只决定于决定于当前当前时刻各输入时刻各输入状态的组合，而与电路状态的组合，而与电路先前先前状态状态无关无关(无无记忆功能记忆功能)。输出状态输出状态不仅不仅决定于决定于当前当前时刻各输入时刻各输入状态的组合，而且还与电路状态的组合，而且还与电路先前先前状态状态有关有关(有记忆功能有记忆功能)。第第21章章 触发器和时序逻辑电路触发器和时序逻辑电路门电路门电路是是组合电路组合电路的基本单元的基本单元触发器触发器是是时序电路时序电路的基本单元的基本单元按按功能功能分类：分类：R-S触发器、触发器、D型触发器、型触发器、JK触发器、触发器、T型触发器等。型触发器等。按按稳定工作状态稳定工作状态：双双稳态、稳态、单单稳态、稳态、无无稳态触发器（多谐振荡器）稳态触发器（多谐振荡器）按按结构结构分类：基本型、同步型、主从型、维持阻塞分类：基本型、同步型、主从型、维持阻塞型型。1数字逻辑电路组合逻辑电路时序逻辑电路 输出状态2&反馈反馈两个输入端两个输入端两个输出端两个输出端逻辑图逻辑图逻辑符号逻辑符号Q=1，Q=0时，称触发器处于置位状态（时，称触发器处于置位状态（1态）；态）；Q=0，Q=1时，称触发器处于复位状态（时，称触发器处于复位状态（0态）。态）。现态现态输入信号作用前的状态，用输入信号作用前的状态，用Qn和和Qn(或或Q、Q)表示；表示；次态次态输入信号作用后的状态，用输入信号作用后的状态，用Qn+1和和Qn+1表示。表示。SD置置1端或置位端或置位(SET)端；端；RD置置0或复位或复位(RESET)端。端。21.1.1 RS触发器触发器21.1 双稳态触发器双稳态触发器 1.基本基本RS触发器触发器SDRD2&反馈两个输入端两个输出端逻辑图逻辑符号Q=1，Q=03&(1)输入输入RD=0,SD=1时时1001输出：输出：（2）输入）输入RD=1,SD=0时时0110&a&b输出：输出：触发信号触发信号输出端状态改变时输入端所加的有效信号。输出端状态改变时输入端所加的有效信号。翻转翻转输出端状态的转换过程。输出端状态的转换过程。基本基本RS触发器又称为置触发器又称为置0置置1触发器，或置位复位触发器。触发器，或置位复位触发器。3&(1)输入RD=0,SD=1时1001输出：（2）4若原状态：若原状态：10111001输出保持原状态：输出保持原状态：&a&b01110110&a&b若原状态：若原状态：输出保持原状态：输出保持原状态：(3)输入输入RD=1,SD=1时时4若原状态：10111001输出保持原状态：&a&b01115(4)输入输入RD=0，SD=0时时&a&b001111若若a门快，门快，=0，Q=1若若b门快，门快，Q=0，=1当当RD=SD=0同时变为同时变为1时，翻转快的门输出变为时，翻转快的门输出变为0，另，另一个不得翻转。一个不得翻转。-不定状态，应当避免。不定状态，应当避免。5(4)输入RD=0，SD=0时&a&b001111若a6逻辑符号逻辑符号SDRD逻辑状态表01不变不定10100110 SDRDQn+1简化的逻辑状态表6逻辑符号SDRD逻辑状态表01不变不定10100110 7不定QRS例：基本例：基本RS触发器的触发器的R、S端波形如下，画出端波形如下，画出Q端波形。端波形。不定Q7不定QRS例：基本RS触发器的R、S端波形如下，画出Q端波8由或非门组成的基本由或非门组成的基本RS触发器触发器8由或非门组成的基本RS触发器901不变不定 SDRDQn+110100110901不变不定 SDRDQn+110100110101011（2）可控）可控RS触发器触发器&CPSDRDSCPRDDCSRQ不定(Clock-Pulse)CP R S Q 0 保保 持持 1 0 0 保保 持持 1 0 1 1 0 1 1 0 0 1 1 1 1 不确定不确定 CP11（2）可控RS触发器&CPSDRDSCPRDDCS12121321.1.2 JK触发器触发器逻辑状态表1321.1.2 JK触发器逻辑状态表14JCPKDDnn1nQKQJQ+=+14JCPKDDnn1nQKQJQ+=+15DCDD21.1.3 D触发器触发器QCDCPQn+1=D15DCDD21.1.3 D触发器QCDCPQn+1=164、触发器逻辑功能的转换、触发器逻辑功能的转换（1）将）将JK触发器转换为触发器转换为D触发器触发器JCKDD1D（2）将）将JK触发器转换为触发器转换为T触发器触发器JCKDDTTQn+101QnQn164、触发器逻辑功能的转换（1）将JK触发器转换为D触发器17（3）将）将D触发器转换为触发器转换为T触发器触发器DCDDn+1Qn=Q17（3）将D触发器转换为T触发器DCDDn+1Qn=Q18181921.1.6.在下图中，试着画出Q1和Q2端的波形，时钟的波形如下所示。时钟的频率为4000Hz，那么Q1和Q2的频率各位多少？1921.1.6.在下图中，试着画出Q1和Q2端的波形，时2021.1.7.在下图中，试着画出Q1和Q2端的波形，时钟的波形如下所示。Q1和Q2的初始时刻为0。2021.1.7.在下图中，试着画出Q1和Q2端的波形，时2121.1.8.如图所示电路是一个可以产生几种脉冲波形的信号发生器。试从所给出的时钟脉冲画出三个输出端口的波形。设初始状态为0。2121.1.8.如图所示电路是一个可以产生几种脉冲波形的2221.1.9.试分析下图所示电路，画出Y1和Y2的波形，并与时钟脉冲CP比较，说明电路的功能。设初始状态为0。2221.1.9.试分析下图所示电路，画出Y1和Y2的波形23&1A11B21Y342B52Y6GND72A1098111213144B 4A 4Y3A 3Y3BVCC&74LS00引脚分布图引脚分布图21.1.10.下图是一单脉冲输出电路，试用一片74LS112双下降沿JK触发器和一片74LS00连接电路，画出连接图，并画出CP,Q1和Q2的波形。23&1A11B21Y342B52Y6GND72A109812421.1.11 （1）试按逻辑电路画出电路连接图；（2）画出两触发器输出波形。设初始状态均为0。2421.1.11 （1）试按逻辑电路画出电路连接图；（2