随机存储器RAM和顺序存储器课件

第八章第八章 半导体存储器半导体存储器数字电路与数字电路与系统设计系统设计1自动化学院应用电子教学中心自动化学院应用电子教学中心第八章 数字电路与1自动化学院应用电子教学中心第八章第八章 半导体存储器半导体存储器8.1 概述概述8.2 只读存储器只读存储器8.3 随机存储器随机存储器8.4 顺序存储器顺序存储器8.5 本章小结本章小结2自动化学院应用电子教学中心自动化学院应用电子教学中心第八章 半导体存储器8.1 概述2自动化学院应用电子教学中8.1 概述概述 以二进制形式保存系统工作所需的程序和数据以二进制形式保存系统工作所需的程序和数据（通称为信息）。（通称为信息）。1半导体存储器的分类半导体存储器的分类根据制造工艺的不同，分为双极型和根据制造工艺的不同，分为双极型和MOS型；型；根根据据读读/写写功功能能的的不不同同，分分为为只只读读存存储储器器（ROM）、随机存储器（随机存储器（RAM）和顺序存储器（）和顺序存储器（SAM）；）；根根据据数数据据输输入入/输输出出方方式式的的不不同同，分分为为串串行行存存储储器器和和并并行存储器。行存储器。3自动化学院应用电子教学中心自动化学院应用电子教学中心8.1 概述 以二进制形式保存系统工作所需 2半导体存储器的主要技术指标半导体存储器的主要技术指标存存储储容容量量：常常用用MB（兆兆字字节节）、GB（千千兆兆字字节）、节）、TB（兆兆字节）等表示（兆兆字节）等表示；读读/写速度：写速度：几十几十ns几百几百ns不等；不等；可靠性：可靠性：用用MTTF来衡量；来衡量；功耗功耗4自动化学院应用电子教学中心自动化学院应用电子教学中心 2半导8.2 只读存储器只读存储器8.2.1 只读存储器的基本结构和工作原理只读存储器的基本结构和工作原理8.2.2掩模只读存储器掩模只读存储器8.2.3可编程只读存储器可编程只读存储器8.2.4可擦除的可编程只读存储器可擦除的可编程只读存储器8.2.5用只读存储器实现组合逻辑函数用只读存储器实现组合逻辑函数 5自动化学院应用电子教学中心自动化学院应用电子教学中心8.2 只读存储器8.2.1 只读存储器的基本结构和工作原理8.2.1 只读存储器的基本结构和工作原理只读存储器的基本结构和工作原理图图8.2.1 ROM总体结构框图总体结构框图存储矩阵：存储矩阵：保存二进制信息，按矩阵形式排列；保存二进制信息，按矩阵形式排列；地址译码器：地址译码器：用于选定存储单元；用于选定存储单元；输出缓冲器：输出缓冲器：对存储矩阵的数据缓冲输出。对存储矩阵的数据缓冲输出。6自动化学院应用电子教学中心自动化学院应用电子教学中心8.2.1 只读存储器的基本结构和工作原理图8.2.1 R图图8.2.2 2564位存储矩阵位存储矩阵每每4列存储单元连接到一个共同的列地址译码线上列存储单元连接到一个共同的列地址译码线上。字：字：每次同时进行读每次同时进行读/写操作的存储单元数，称为字。写操作的存储单元数，称为字。字长：字长：一个字中所含的二进制数据的位数，称为字长。一个字中所含的二进制数据的位数，称为字长。地址：地址：每个字赋予的编号，称为地址。每个字赋予的编号，称为地址。7自动化学院应用电子教学中心自动化学院应用电子教学中心图8.2.2 2564位存储矩阵每4列存储单元连接到一个 8.2.2掩模只读存储器掩模只读存储器地地 址址地址地址译码输出出数数 据据数数 据据A1 A0W3 W2 W1 W0D3 D2 D1 D0D3 D2 D1 D00 00 11 01 10 0 0 10 0 1 00 1 0 01 0 0 00 1 1 00 1 0 11 0 0 10 0 1 01 0 0 11 0 1 00 1 1 01 1 0 1 存存储储矩矩阵阵为为44位位，采采用用单单地地址址译译码码方方式式，输输出出缓缓冲冲器器由四个三态反相器构成。由四个三态反相器构成。无无论论W0W3中中哪哪根根线线上上出出现现高高电电平平信信号号，存存储储矩矩阵阵中中与与高高电电平平字字线线相相连连的的MOS管管导导通通，位位线线出出现现低低电电平平，其其它它情情况况位位线均位高电平。线均位高电平。8自动化学院应用电子教学中心自动化学院应用电子教学中心 8.2.（a）（b）图图8.2.4 2564位位ROM的逻辑结构框图和逻辑符号图的逻辑结构框图和逻辑符号图(a)逻辑结构框图逻辑结构框图(b)逻辑符号图逻辑符号图地址线地址线8条，采用双译码方式，存储容量为条，采用双译码方式，存储容量为28256字；字；数据线数据线4条，即字长为条，即字长为4；控控制制线线为为 ，当当它它为为低低电电平平时时，ROM的的输输出出缓缓冲冲端端打打开开，数数据输出。据输出。9自动化学院应用电子教学中心自动化学院应用电子教学中心（a）（b）图8.2.4 2564位ROM的逻辑结构框图 8.2.3可编程只读存储器可编程只读存储器图图8.2.5 PROM的基本存储单元的基本存储单元PROM是一种使用者可进行一次编程的是一种使用者可进行一次编程的ROM。PROM由由存存储储单单元元中中的的熔熔丝丝是是否否熔熔断断决决定定该该存存储储单单元元所所存存信信息息是是0还还是是1，熔熔丝丝未未断断，表表示示存存储储信信息息1，熔熔丝丝烧烧断断表表示示存存储信息储信息0。存存储储单单元元中中的的熔熔丝丝一一旦旦被被烧烧断断就就不不能能恢恢复复，因因此此PROM只只能写入一次。能写入一次。熔熔丝丝的的通通断断状状态态与与是是否否通通电电无无关关，因因为为正正常常工工作作电电压压远远低低于编程电压。于编程电压。10自动化学院应用电子教学中心自动化学院应用电子教学中心 8.2.8.2.4可擦除的可编程只读存储器可擦除的可编程只读存储器 根根据据擦擦除除手手段段和和条条件件的的不不同同，EPROM又又可可分分为为 UVEPROM、E2PROM和和 Flash三三 种种，其其 中中UVEPROM常简称为常简称为EPROM。EPROM的的总总体体结结构构与与PROM的的总总体体结结构构基基本本相相同同，只只是是采采用用了了不不同同工工作作原原理理的的MOS管管作作为为存存储储单单元元，EPROM采采 用用 了了 浮浮 栅栅 雪雪 崩崩 注注 入入 MOS管管（FAMOS管管）和和叠叠栅栅注注入入MOS管管（SIMOS管管）、E2PROM采采用用了了浮浮栅栅隧隧道道氧氧化化层层MOS管管（Flotox管管）、Flash采采用用了了闪闪烁烁叠叠栅栅MOS管管，它它们们的的最最大大区区别别就在于就在于漏源极之间导电沟道的形成条件不同漏源极之间导电沟道的形成条件不同。11自动化学院应用电子教学中心自动化学院应用电子教学中心 8.2.图图8.2.6 FAMOS管结构图和符号管结构图和符号 图图8.2.7 SIMOS管结构图和符号管结构图和符号FAMOS管管是是一一个个栅栅极极“浮浮置置”于于SiO2层层内内的的P沟道增强型沟道增强型MOS管管。SIMOS管管是是一一个个N沟沟道道增增强强型型MOS管管，有有两两个个重重叠叠的的栅栅极极控控制制栅栅Ge和和浮浮置栅置栅Gf。12自动化学院应用电子教学中心自动化学院应用电子教学中心图8.2.6 FAMOS管结构图和符号 图8.2.图图8.2.9 Flotox管结构图和符号管结构图和符号图图8.2.12 闪烁存储器中叠栅闪烁存储器中叠栅MOS管的结构图和符号管的结构图和符号Flotox管管与与SIMOS管管相相似似，也也是是N沟沟道道增增强强型型MOS管管，具具有有隧隧道道效效应。应。闪闪烁烁存存储储器器由由闪闪烁烁叠叠栅栅MOS管管构构成成，结结构构与与SIMOS管管相相似似，区区别别在在于于浮浮置置栅栅与与衬衬底底间间氧氧化化层层的的厚厚度度不不同同，EPROM中中的的氧氧化化层层厚厚度度一一般般为为3040nm，而而在在闪闪烁烁存存储储器器中中仅仅为为1015nm。功耗低、擦写便捷功耗低、擦写便捷。13自动化学院应用电子教学中心自动化学院应用电子教学中心 图8.2图图8.2.8 Intel 2716的逻辑符号图的逻辑符号图 实实际际应应用用中中，典典型型的的EPROM芯芯片片有有Intel存存储储器器的的27系系列列，如如2708、2716、2764等等。其其中中2716芯芯片片是是2K8位位的的EPROM芯芯片片，它它的的电电路路结结构构与与ROM相相似似，只只是是存存储储单单元元采采用用的的MOS管管不不同同。其其中中，地地址址信信号号为为A10A0，选选片片信信号号为为 ，I/O7I/O0为为数数据据输输入入/输输出出端端，PD/PGM为为待待机机/编编程程信信号号，是是双双功功能能控控制制信信号号，读读操操作作时时，若若PD/PGM1，芯芯片片处处于于待待机机方方式式；当当 时时，芯芯片片处处于于编编程程方方式式，在在PD/PGM端端加加上上52ms的的正正脉脉冲冲，就就可可以将数据线上的信息写入指定的地址单元。以将数据线上的信息写入指定的地址单元。14自动化学院应用电子教学中心自动化学院应用电子教学中心图8.2.8 Intel 2716的逻辑符号图 图图8.2.11 Intel 2816的逻辑符号图的逻辑符号图 实实际际应应用用中中，典典型型的的E2PROM芯芯片片有有Intel存存储储器器的的28系系列列，如如2816、2816A、2817、2764等等。其其中中2816芯芯片片是是2K8位位的的E2PROM芯芯片片，其其逻逻辑辑符符号号如如图图8.2.11所所示示。其其中中，地地址址信信号号为为A10A0，选选片片信信号号为为 ，I/O7I/O0为为数数据据输输入入/输输出出端端，为写允许信号，为写允许信号，为输出允许信号。为输出允许信号。15自动化学院应用电子教学中心自动化学院应用电子教学中心 图8.2 8.2.5用只读存储器实现组合逻辑函数用只读存储器实现组合逻辑函数地地 址址地址地址译码输出出数数 据据数数 据据A1 A0W3 W2 W1 W0D3 D2 D1 D0D3 D2 D1 D00 00 11 01 10 0 0 10 0 1 00 1 0 01 0 0 00 1 1 00 1 0 11 0 0 10 0 1 01 0 0 11 0 1 00 1 1 01 1 0 1 表表8.2.1就就是是一一张张2输输入入4输输出出逻逻辑辑函函数数的的真真值值表表，数数据据输输出出中中字字的的每每一一位位都都是是各各地地址址最最小小项项值值的的或或，该存储器的存储容量为该存储器的存储容量为4416。对对于于具具有有n个个输输入入变变量量和和m个个输输出出变变量量的的组组合合逻逻辑辑函函数数，实实现现该该组组合合逻逻辑辑函函数数所所需需要要的的最最小小存存储储器器的容量为的容量为2nm位。位。16自动化学院应用电子教学中心自动化学院应用电子教学中心 8.2.例例8.2.1 试用试用ROM来同时实现下列函数：来同时实现下列函数：（1）（2）（3）（4）解解：（1）写写出出各各函函数数的的标标准准与与或或表表达达式式，按按A、B、C、D顺顺序序排排列列变变量量，将将Y1、Y2扩扩展展成成为为四四变变量量逻逻辑辑函函数数。则则最最小项表达式为：小项表达式为：17自动化学院应用电子教学中心自动化学院应用电子教学中心 例8.2 （2）选用）选用4位地址输入和位地址输入和4位数据输出的位数据输出的164位位ROM，画存储矩阵连线图。，画存储矩阵连线图。图图中中在在矩矩阵阵交交叉叉点点上上画画黑黑点点表表示示接接有有存存储储器器件件，接入存储器件表示存接入存储器件表示存1，不接存储器件表示存，不接存储器件表示存0。18自动化学院应用电子教学中心自动化学院应用电子教学中心 8.3 随机存储器随机存储器8.3.1 随机存储器的基本结构和工作原理随机存储器的基本结构和工作原理8.3.2静态随机存储器静态随机存储器8.3.3动态随机存储器动态随机存储器8.3.4 RAM容量的扩展容量的扩展 19自动化学院应用电子教学中心自动化学院应用电子教学中心8.3 随机存储器8.3.1 随机存储器的基本结构和工作原理 8.3.1 随机存储器的基本结构和工作原理随机存储器的基本结构和工作原理图图8.3.1 RAM的基本结构图的基本结构图片选控制片选控制输入输入/输出缓冲输出缓冲读读/写控制写控制基本结构与基本结构与ROM相同，仅读相同，仅读/写控制电路不同。写控制电路不同。20自动化学院应用电子教学中心自动化学院应用电子教学中心 8.3.（1）当当片片选选信信号号 时时，G4、G5输输出出为为0，三三态态门门G1、G2、G3输输出出均均处处于于高高阻阻状状态态，I/O端端与与存存储储器器内内部部完完全全隔隔离离，存存储储器器禁禁止止读读/写写操操作作，即即存存储储器器芯片处于不工作状态。芯片处于不工作状态。图图8.3.2 典型的读典型的读/写控制电路写控制电路21自动化学院应用电子教学中心自动化学院应用电子教学中心 （1）当片选信号 时，G （2）时时，芯芯片片选选通通；，则则G5输输出出高高电电平平，G3打打开开，G1、G2仍仍处处于于高高阻阻状状态态，被被选选中中单单元元的的数数据据D经经G3出出现现在在I/O端端，存存储储器器执执行行读读操操作作；，则则G4输输出出高高电电平平，G1、G2打打开开，此此时时加加在在I/O端端的的数数据据以以互互补补的的形形式式出出现现在在内内部部数数据据线线上上，进进而而被被存存入入到到所所选选中的存储单元，存储器执行写操作。中的存储单元，存储器执行写操作。图图8.3.2 典型的读典型的读/写控制电路写控制电路22自动化学院应用电子教学中心自动化学院应用电子教学中心 （2）时，芯片选通；8.3.2静态随机存储器静态随机存储器 根根据据存存储储单单元元结结构构和和存存储储信信息息工工作作原原理理的的不不同同，RAM可分为可分为SRAM和和DRAM。SRAM以以双双稳稳态态基基本本RS触触发发器器作作为为存存储储单单元元，依依靠靠触触发发器器的的静静态态自自保保持持特特性性存存储储数数据据，在在不不掉掉电电情情况况下，信息可长时间保存；下，信息可长时间保存；SRAM的的基基本本存存储储单单元元是是在在双双稳稳态态基基本本RS触触发发器器（也也称称为为静静态态触触发发器器）基基础础上上附附加加控控制制线线或或控控制制管管形形成成的的静静态态存存储储单单元元，由由于于基基本本RS触触发发器器电电路路具具有有状状态态自自动动保保持持功功能能，只只要要不不掉掉电电，触触发发器器的的状状态态能能够够一一直保持，直保持，SRAM所保存的信息也就不会丢失。所保存的信息也就不会丢失。23自动化学院应用电子教学中心自动化学院应用电子教学中心 8.3.1SRAM的基本存储单元电路的基本存储单元电路图图8.3.3 六管六管CMOS静态存储单元静态存储单元 当当列列选选线线Y为为高高电电平平时时，T7、T8管管通通，位位线线与与外外部部数数据据线线接接通通，表表示示可可以以对对该该存存储储单单元元进进行行读读/写写操操作作，当当Y=0时时，位位线线与与外外部部数数据据线线断断开开，不不能能对对存存储储单单元元进进行行操操作。作。T1T4构构成成MOS型型双双稳 态 基基 本本 RS触触 发发 器器。Q=1,表表示示存存储储信信息息1。24自动化学院应用电子教学中心自动化学院应用电子教学中心 1SR2SRAM芯片的组成芯片的组成 对对某某一一存存储储单单元元进进行行读读/写写操操作作时时，该该存存储储单单元元所所在在的的行行的的字字线线X与与列列选选线线Y均均为为高高电电平平，T5T8管管均均导导通通，Q、B和和D接接通通，、和和 接通。数据通过读接通。数据通过读/写控制电路实现读写控制电路实现读/写功能。写功能。图图8.3.4 4K1位位的双译码的双译码SRAM 25自动化学院应用电子教学中心自动化学院应用电子教学中心2SRAM芯片的组成 对某一存储单元进行读/(a)(b)图图8.3.5 1K8位位RAM的逻辑结构框图和逻辑符号图的逻辑结构框图和逻辑符号图(a)逻辑结构框图逻辑结构框图 (b)逻辑符号图逻辑符号图 26自动化学院应用电子教学中心自动化学院应用电子教学中心 (a)(图图8.3.6 Intel 2114的逻辑符号图的逻辑符号图 实实际际应应用用中中，典典型型的的SRAM芯芯片片有有Intel的的2114、6116、6264等等。其其中中2114芯芯片片的的容容量量是是1K4位位，基基本本存存储储单单元元是是六六管管存存储储单单元元电电路路，其其逻逻辑辑符符号号如如图图8.3.6所所示示。其其中中，地地址址信信号号为为A9A0，采采用用行行列列译译码码方方式式，低低六六位位地地址址用用于于行行译译码码，高高四四位位地地址址用用于于列列译译码码，片片选选信信号号为为 ，I/O3I/O0为为数数据据输输入入/输输出出端端，为为写写允允许许信信号号，当当 时时，数数据据可可由由I/O口口写写入入被被选选中中的的存存储储单单元元；时时，数数据据可可从从所所选选中中的的存存储储单单元元读读出出到到I/O。27自动化学院应用电子教学中心自动化学院应用电子教学中心图8.3.6 Intel 2114的逻辑符号图 3RAM的工作时序的工作时序图图8.3.7 RAM读操作时序图读操作时序图图图8.3.8 RAM写操作时序图写操作时序图 大大多多数数静静态随随机机存存储器器的的读周周期期和和写写周周期期是是相相等的，一般等的，一般为十几到几十十几到几十纳秒。秒。28自动化学院应用电子教学中心自动化学院应用电子教学中心 3RA 8.3.3动态随机存储器动态随机存储器 DRAM利利用用MOS管管栅栅极极寄寄生生电电容容的的电电荷荷存存储储效效应应来来存存储储数数据据，由由于于漏漏电电流流的的存存在在，加加上上本本身身电电容容量量很很小小，栅栅极极寄寄生生电电容容的的电电荷荷流流失失会会造造成成保保存存数数据据的的丢丢失失，因因此此需需要要有有刷刷新新电电路路及及时时给电容补充电荷。给电容补充电荷。SRAM的的基基本本存存储储单单元元是是RS触触发发器器，其其状状态态在在不不掉掉电电情情况况下下能能够够自自行行保保持持，但但每每个个存存储储单单元元需需6个个MOS管管，限限制制了了SRAM芯芯片片的的集集成成度度。DRAM与与SRAM相相比比，其其存存储储单单元元结结构构得得到到了了简化。简化。在在DRAM发发展展的的早早期期，基基本本存存储储单单元元主主要要采采用用4MOS管管、3MOS管管电电路路，虽虽然然有有所所简简化化，但但仍仍然然比比较较复复杂杂，不不利利于于集集成成度度的的提提高高，目目前前，DRAM多多采采用用单单MOS管管电电路路设设计计基基本本存存储储单单元元电电路路。不不过过，4MOS管管、3MOS管管电电路路具具有有外外围围控控制制电电路路简简单单，读出信号比较大等优点。读出信号比较大等优点。29自动化学院应用电子教学中心自动化学院应用电子教学中心 8.3.图图8.3.9 4MOS管动态存储单元管动态存储单元 T1和和T2是是两两只只N沟沟道道增增强强型型的的MOS管管，栅栅极极和和漏漏极极交交叉叉相相连连。它它们们的的栅栅极极电电容容（C1和和C2，虚虚线线表表示示不不是是真真的的电电容容）上上存存储储的的电电荷荷数数决决定定存存储储单单元元的的存存储储状状态态，C1和和C2上上的的电电压压又又反反过过来来控控制制着着T1和和T2的的导导通通或或截截止止，T3和和T4是是存存储储单单元元字字线线的的门门控控管管，控控制制Q和和 端端的的高高、低低电电平平是是否否传传递递到到位位线线B和和 上。上。没没有有双双稳稳态态触触发发器器的的自自保保持持功功能能，加加上上电电容容的的漏漏电电，端端输输出出的的高高电电平平不不能能保保证证端端输输出出稳稳定定的的低低电电平平，因因此此DRAM无法保持信息。无法保持信息。30自动化学院应用电子教学中心自动化学院应用电子教学中心 图8.3 电电路路工工作作时时，C1被被充充电电，使使C1上上的的电电压压大大于于T1的的开开启启电电压压，同同时时C2没没有有被被充充电电，则则T1导导通通、T2截截止止，把把uC1=1、uC2=0时时的的状状态态称称为为存存储储单单元元的的0状状态态。反反之之，T1截截止止、T2导导通通的的状状态态称称作作存存储储单单元元的的1状态。状态。预充电预充电 在在预预充充脉脉冲冲有有效效的的时时间间内内，将将位位线线上上的的分分布布电电容容 CB 和和 充充至至高高电电平平状状态态，预预充充脉脉冲冲消消失失后后，位位线线上上的的高高电电平平能能在在短短时时间间内内由由分分布布电电容容CB和和 维维持。持。图图8.3.9 4MOS管动态存储单元管动态存储单元31自动化学院应用电子教学中心自动化学院应用电子教学中心 读出读出 读读出出时时，X和和Y同同时时为为高高电电平平，门门控控管管T3、T4、T7、T8均导通。均导通。预预充充电电是是能能够够将将栅栅电电容容中中存存储储的的状状态态可可靠靠传传递递到到位位线线的的保保障障。读读出出过过程程就就是是将将存存储储单单元元的的状状态态读读到到位位线线上上，再再将将位位线线上上的的状状态态通通过过导导通通的的T7和和T8管管子子传传送送到到数数据据输输出出端端D和和 ，直直到到I/O，完完成成读读出出操操作作。图图8.3.9 4MOS管动态存储单元管动态存储单元32自动化学院应用电子教学中心自动化学院应用电子教学中心 读出 写入写入 当当X、Y同同时时为为高高电电平平时时，门门控控管管T3、T4、T7、T8均均导导通通，输输入入数数据据通通过过读读/写写 控控 制制 电电 路路 加加 到到 D和和 端端，通通过过T7和和T8传传到到位位线线B和和 上上，再再经经过过T3和和T4管将数据写入到管将数据写入到C1和和C2上。上。图图8.3.9 4MOS管动态存储单元管动态存储单元33自动化学院应用电子教学中心自动化学院应用电子教学中心 写入 刷新刷新 在在DRAM的的使使用用过过程程中中，必必须须及及时时地地向向保保存存1的的那那些些存存储储单单元元补充电荷，以维持信息的存在。补充电荷，以维持信息的存在。在在对对一一块块DRAM芯芯片片进进行行刷刷新新的的操操作作过过程程是是：先先将将所所有有的的Y线线置置0，然然后后使使第第1行行的的X线线为为1，其其它它为为0，对对该该行行的的所所有有单单元元进进行行一一次次读读/写写，刷刷新新一一次次，接接下下来来使使第第2行行的的X线线为为1，其其它它为为0，刷刷新新第第2行行，直直到到最最后后一一行行，再再重重复复上上述述过过程程。通通常常，栅栅极极电电容容电电荷荷的的自自然然保保持持时时间间一一般般在在2ms以以上上，所所以以存存储储器器各各行行全全部部刷刷新新一一次次的的时时间间要要小小于于2ms。图图8.3.9 4MOS管动态存储单元管动态存储单元34自动化学院应用电子教学中心自动化学院应用电子教学中心 刷 图图8.3.10 3MOS管动态存储单元管动态存储单元35自动化学院应用电子教学中心自动化学院应用电子教学中心 图8.3 图图8.3.11 单单MOS管动态存储单元管动态存储单元 由由一一只只MOS管管T和和一一个个与与其其源源极极相相连连的的电电容容C组组成成，利利用用电电容容C存存储储电电荷荷的的原原理理来来记记忆忆信信息息1和和0（此此处处电电容容为为实实际际器器件件，故故用用实实线线画画图图），电电容容C上上充充满满电电荷荷表表示示存存储储的的二二进进制制信信息息为为l，无无电电荷荷时时表示表示0。36自动化学院应用电子教学中心自动化学院应用电子教学中心 图8.3图图8.3.12 2116的符号图的符号图 实实际际应应用用中中，典典型型的的DRAM芯芯片片有有Intel的的2116、2164A等等。其其中中2116芯芯片片的的容容量量是是16K1位位，其其逻逻辑辑符符号号如如图图8.3.12所所示示。其其中中，地地址址信信号号为为A6A0；DIN和和DOUT为为输输入入、输输出出数数据据线线；为为读读/写写控控制制信信号号，时时可可写写入入，时时可可读读出出；为为行行地地址址选通信号；选通信号；为列地址选通信号。为列地址选通信号。采采用用地地址址线线分分时时复复用用技技术术。有有效效时时输输入入地地址址作作为为行行地地址址，有有效效时时输输入入地地址址作作为为列列地地址址，和和 不能同时有效。不能同时有效。37自动化学院应用电子教学中心自动化学院应用电子教学中心图8.3.12 2116的符号图 实际应用中，8.3.4 RAM容量的扩展容量的扩展将多个将多个RAM组合起来以形成一个更大容量的存储器。组合起来以形成一个更大容量的存储器。1位扩展方式位扩展方式 一一片片RAM的的字字数数已已经经够够用用，而而每每个个字字的的位位数数不不够够时时，可可采采用用位位扩扩展展的的方方式式将将多多片片RAM进进行行连连接，在字数不变的情况下，增加接，在字数不变的情况下，增加RAM的位数。的位数。图图8.3.13 1K1位位RAM扩展成扩展成1K8位位RAM38自动化学院应用电子教学中心自动化学院应用电子教学中心 8.3.2字扩展方式字扩展方式 一一片片RAM的的数数据据位位数数够够用用而而字字数数不不够够时时，可可采采用用字字扩扩展展的的方方式式连连接接多多片片RAM，在在数数据据位位数数不不变变的的情情况况下下，增增加加RAM的字数。的字数。图图8.3.14 1K8位位RAM扩展成扩展成8K8位位RAM39自动化学院应用电子教学中心自动化学院应用电子教学中心 2字扩8.4 顺序存储器顺序存储器8.4.1 顺序存储器的结构和工作原理顺序存储器的结构和工作原理8.4.2动态移存器和动态移存器和FIFO型顺序存储器型顺序存储器 40自动化学院应用电子教学中心自动化学院应用电子教学中心8.4 顺序存储器8.4.1 顺序存储器的结构和工作原理408.4.1 顺序存储器的结构和工作原理顺序存储器的结构和工作原理图图8.4.1 顺序存储器的基本结构顺序存储器的基本结构 I/O端端是是数数据据端端，为为读读/写写控控制制信信号号输输入入端端，为为顺顺序序存存储储器器工工作作方方式式控控制制端端，DI是是移移位位寄寄存存器器的的数数据据输输入入端端，Q0、Qn是是移移位位寄寄存存器器各各级级触触发发器器的的输输出出端端，是是移移位位寄寄存存器器数数据据移移动动方方向向控控制制信信号号输输入入端端，其其中中，动动态态移移存存器器是是由由动动态态移移存存单单元元构成的移位寄存器。构成的移位寄存器。41自动化学院应用电子教学中心自动化学院应用电子教学中心8.4.1 顺序存储器的结构和工作原理图8.4.1 顺序存储 SAM存存储储的的数数据据位位数数越越多多，即即动动态态移移存存器器的的位数越多，则最大的读、写时间也越长。位数越多，则最大的读、写时间也越长。在在顺顺序序存存储储器器中中，由由于于存存储储体体采采用用类类似似移移位位寄寄存存器器的的动动态态移移存存器器结结构构，可可以以利利用用动动态态移移存存器器中中的的数数据据移移位位来来实实现现数数据据的的刷刷新新，使使存存储储器器中中的的数数据据不不停停地地移移动动，同同时时将将移移出出输输出出端端的的数数据据移移回回到到数数据据输输入入端端，形形成成一一个个循循环环，这这样样，就就可可以以省省去去复复杂杂的的外外围围控控制制电电路路，充充分分发发挥挥动动态态MOS存存储储单单元元电电路路结结构构简简单单的的优优点点，制制成成高高集集成成度度的的顺顺序序存储器。存储器。42自动化学院应用电子教学中心自动化学院应用电子教学中心 8.4.2动态移存器和动态移存器和FIFO型顺序存储器型顺序存储器1动态移存器动态移存器 只只能能在在移移位位脉脉冲冲的的推推动动下下，也也就就是是在在动动态态中中运运用用，故故称称它它为为动动态态移移存存器器。动动态态移移存存器器由由动动态态CMOS反反相相器串接而成。器串接而成。在在栅栅电电容容上上充充入入电电荷荷后后，电电荷荷经经输输入入电电阻阻（传传输输门门的的截截止止电电阻阻）的的自自然然泄泄漏漏比比较较缓缓慢慢，至至少少可可以以保保持持几几毫毫秒秒。在在一一个个周周期期内内栅栅极极电电容容上上的的电电荷荷将将基基本本保保持持不不变变。经经过过一一个个CP的的推推动动，数据即可向右移动一位。数据即可向右移动一位。图图8.4.3 动态动态CMOS移存单元移存单元43自动化学院应用电子教学中心自动化学院应用电子教学中心8.4.2动态移存器和FIFO型顺序存储器1动态移存器 2FIFOFIFO型顺序存储器型顺序存储器 图图8.4.4 10248位位FIFO型顺序存储器型顺序存储器 每每个个动动态态移移存存器器都都由由1024个个动动态态CMOS移移存存单单元元串串接接而而成成，它它有有循循环环刷刷新新、读读、写写三三种种工工作作方方式式，可可在在CP推推动动下下，每每次次对对外外读读（或或写写）一一个个并行的并行的8位数据位数据。44自动化学院应用电子教学中心自动化学院应用电子教学中心 2FI 循环刷新循环刷新 读和写读和写 当当片片选选信信号号为为0时时，SAM未未被被选选中中，G1、G20G27、G30G37被被封封锁锁，G10G17打打开开，故故不不能能从从数数据据输输入入端端I0I7输输入入数数据据，也也不不能能从从输输出出端端O0O7输输出出数数据据，它它只只能能在在CP推推动动下下，将将原原来来存存入入的的数数据据由由移移存存器器输输出出端端再再反反馈馈送送入入其其输输入入端端，执执行行循循环环刷刷新新操操作作，只只要要不不掉掉电电，这这些些信信息息就就可可以以在在动态中长期保存。动态中长期保存。当当片片选选信信号号为为1时时，若若 控控制制端端输输入入信信号号为为1，则则G1、G20G27打打开开，G10G17被被封封锁锁，在在CP推推动动下下，输输入入数数据据移移入入移移存存器器，执执行行写写入入操操作作；若若读读控控制制端端信信号号也也同同时时为为1，则则G30G37打打开开，可可以以读读取取数数据据，SAM执执行行边边写写边边读读操操作。作。45自动化学院应用电子教学中心自动化学院应用电子教学中心 循环刷新 读和写 当片选信号为0时，SA 若若 控控制制端端输输入入信信号号为为0，且且读读控控制制端端信信号号为为1时时，G10G17、G30G37打打开开，G20G27封封锁锁，在在CP推推动动下下，执执行行读读出出操操作作，数数据据从从输输出出端端O0O7输输出出，同同时时将输出数据反馈送入移存器，以保留原数据。将输出数据反馈送入移存器，以保留原数据。46自动化学院应用电子教学中心自动化学院应用电子教学中心 若 控制端输入信号1半导体存储器的分类方法和主要技术指标半导体存储器的分类方法和主要技术指标;2半导体存储器中地址和数据的概念，计算存半导体存储器中地址和数据的概念，计算存储器系统的容量储器系统的容量;3ROM、RAM和和SAM 的组成结构和基本特点的组成结构和基本特点;4用用ROM实现组合逻辑函数的方法实现组合逻辑函数的方法;5半导体存储器容量的扩展方法，包括字扩展半导体存储器容量的扩展方法，包括字扩展和位扩展。和位扩展。8.5 本章小结本章小结47自动化学院应用电子教学中心自动化学院应用电子教学中心1半导体存储器的分类方法和主要技术指标;8.5 本章小结4 存存储储器器是是某某些些数数字字系系统统和和电电子子计计算算机机中中不不可可缺缺少少的的重重要要组组成成部部分分，存存储储器器的的字字数数和和位位数数的的乘乘积积表表示示存存储储器器的的容容量量。存存储储器器常常分分为为只只读读存存储储器器ROM、随随机机存存储储器器RAM和和顺顺序序存存储储器器SAM，绝大多数属于，绝大多数属于MOS工艺制成的大规模集成电路。工艺制成的大规模集成电路。只只读读存存储储器器ROM是是一一种种在在工工作作过过程程中中只只能能读读出出不不能能写写入入的的非非易易失失性性存存储储器器，存存储储的的信信息息可可长长期期保保存存，掉掉电电不不会会丢丢失失。根根据据数数据据写写入入方方式式的的不不同同，ROM可可以以分分成成固固定定ROM、可可编编程程ROM（PROM）和和可可擦擦除除的的可可编编程程ROM（EPROM），根根据据擦擦除除手手段段和和条条件件的的不不同同，EPROM还还可可分分为为紫紫外外线线擦擦除除的的可可编编程程 ROM（UVEPROM，一一 般般 所所 说说 的的 EPROM指指 的的 是是UVEPROM）、电电信信号号擦擦除除的的可可编编程程ROM（E2PROM）和和闪闪烁存储器（烁存储器（Flash）三种。）三种。48自动化学院应用电子教学中心自动化学院应用电子教学中心 随随机机存存储储器器RAM存存储储的的数数据据断断电电后后会会消消失失，属属于于易易失失性性的的读读/写写存存储储器器，RAM是是一一种种时时序序电电路路，具具有有记记忆忆功功能能。根根据据存存储储数数据据的的原原理理不不同同，RAM有有SRAM和和DRAM两两种种类类型型，SRAM用用双双稳稳态态触触发发器器记记忆忆数数据据，而而DRAM靠靠MOS管管栅栅极极电电容容上上的的电电荷荷存存储储数数据据，在在不不掉掉电电情情况况下下，SRAM的的数据可以长久保持，而数据可以长久保持，而DRAM需要定期刷新。需要定期刷新。顺顺序序存存储储器器SAM是是一一种种读读/写写存存储储器器，其其中中数数据据按按照照一一定定顺顺序序串串行行地地写写入入和和读读出出，因因此此，要要进进行行读读/写写的的数数据据都都先先移移到到指指定定的的位位置置才才能能进进行行操操作作，导导致致读读/写写速速度度较较慢慢。SAM的基本电路由动态移存器和控制电路组成。的基本电路由动态移存器和控制电路组成。49自动化学院应用电子教学中心自动化学院应用电子教学中心 随机存储器RAM存储的数据断电后会消失，属于第八章第八章 THE END数字电路与数字电路与系统设计系统设计50自动化学院应用电子教学中心自动化学院应用电子教学中心第八章 数字电路与50自动化学院应用电子教学中心