第9章-数字集成电路及应用课件

第第9章章 数字集成电路及应用数字集成电路及应用 9.1 9.1 数字集成电路的分类与特性数字集成电路的分类与特性9.2 9.2 集成门电路和中规模组合逻辑电路集成门电路和中规模组合逻辑电路 9.3 9.3 中规模时序逻辑集成电路中规模时序逻辑集成电路9.4 9.4 集成集成555555定时器及其应用定时器及其应用7/12/20241集成电路原理及应用 山东理工大学电气与电子工程学院9.1.1 数字集成电路的分类数字集成电路的分类 CMOS和和TTL集成电路是生产数量最多、应用集成电路是生产数量最多、应用 最广泛、通用性最强的两大主流数字集成电路。最广泛、通用性最强的两大主流数字集成电路。9.1 数字集成电路的分类与特性数字集成电路的分类与特性 数字集成电路的种类繁多，在实际应用中，广数字集成电路的种类繁多，在实际应用中，广泛使用的是泛使用的是双极型双极型（如（如TTL、HTL、DTL、ECL）等和等和单极型单极型（如（如CMOS、PMOS、NMOS）等集成）等集成电路。电路。7/12/20242集成电路原理及应用 山东理工大学电气与电子工程学院1.TTL数字集成电路数字集成电路（1）74系列系列（2）74H系列系列（3）74S系列系列（4）74LS系列系列（5）74ALS系列系列（6）74AS系列系列（7）74F系列系列 TTL是晶体管输入是晶体管输入-晶体管输出的逻辑电路，晶体管输出的逻辑电路，它由它由NPN或或PNP型晶体管组成。型晶体管组成。7/12/20243集成电路原理及应用 山东理工大学电气与电子工程学院2.CMOS数字集成电路数字集成电路（1）标准型）标准型4000B/4500B系列系列（2）74HC系列系列（3）74AC系列系列 电压范围宽（电压范围宽（318V）、功耗小、速度较低、品种）、功耗小、速度较低、品种多、价格低廉多、价格低廉。是高速是高速CMOS标准逻辑电路系列，在保持低功耗的标准逻辑电路系列，在保持低功耗的前提下，具有与前提下，具有与74LS系列同等的工作速度。系列同等的工作速度。具有与具有与74AS系列同等的工作速度和系列同等的工作速度和CMOS集成电路集成电路固有的低功耗及电源电压宽等特点。固有的低功耗及电源电压宽等特点。CMOS数字集成电路是由数字集成电路是由P沟道增强型沟道增强型MOS管和管和N沟沟道增强型道增强型MOS管，按照互补对称形式连接起来的。管，按照互补对称形式连接起来的。7/12/20244集成电路原理及应用 山东理工大学电气与电子工程学院1.TTL电路的一般特性电路的一般特性 9.1.2 数字集成电路的一般特性数字集成电路的一般特性（1）电源电压范围）电源电压范围（2）频率特性）频率特性（3）TTL电路的电压输出特性电路的电压输出特性 TTL电路的工作电源电压范围很窄。电路的工作电源电压范围很窄。S、LS、F系列系列为为5.05%；AS、ALS系列为系列为5.010%TTL电路的工作频率比电路的工作频率比4000系列的高系列的高。当工作电压为当工作电压为+5V时，输出高电平大于时，输出高电平大于2.4V，输入高，输入高电平大于电平大于2.0V；输出低电平小于；输出低电平小于0.4V，输入低电平，输入低电平小于小于0.8V。7/12/20245集成电路原理及应用 山东理工大学电气与电子工程学院标准标准TTL电路为电路为16mA；LS-TTL电路为电路为8mA；S-TTL电路为电路为20mA；ALS-TTL电路为电路为8mA；AS-TTL电路为电路为20mA。标准标准TTL电路为电路为40；LS-TTL电路为电路为20；S-TTL电路电路为为50；ALS-TTL电路为电路为20；AS-TTL电路为电路为50。（4）最小输出驱动电流）最小输出驱动电流（5）扇出能力）扇出能力 对于对于同一功能编号同一功能编号的各系列的各系列TTL集成电路，它们集成电路，它们的的引脚排列与逻辑功能完全相同引脚排列与逻辑功能完全相同,但是它们在电但是它们在电路的路的速度和功耗速度和功耗方面存在着方面存在着明显的差别明显的差别。7/12/20246集成电路原理及应用 山东理工大学电气与电子工程学院2.CMOS系列集成电路的一般特性系列集成电路的一般特性（1）电源电压范围）电源电压范围（2）功耗）功耗（3）输入阻抗）输入阻抗（4）抗干扰能力）抗干扰能力 电源电压范围为电源电压范围为318V。74HC系列约在系列约在26伏伏。当电源电压当电源电压VDD=5V时，时，CMOS电路的静态功耗分别电路的静态功耗分别是：门电路类为是：门电路类为2.55 W；缓冲器和触发器类为；缓冲器和触发器类为520uW；中规模集成电路类为；中规模集成电路类为25100 W。CMOS电路的输入阻抗取决于输入端保护二极管的电路的输入阻抗取决于输入端保护二极管的漏电流，因此输入阻抗极高，可达漏电流，因此输入阻抗极高，可达1081011以上以上。因为它们的电源电压允许范围大，因此它们输出高因为它们的电源电压允许范围大，因此它们输出高低电平摆幅也大，抗干扰能力就强低电平摆幅也大，抗干扰能力就强。7/12/20247集成电路原理及应用 山东理工大学电气与电子工程学院（5）逻辑摆幅）逻辑摆幅（6）扇出能力）扇出能力（7）抗辐射能力）抗辐射能力（8）CMOS集成电路的制造集成电路的制造 输出的逻辑高电平输出的逻辑高电平“1”非常接近电源电压非常接近电源电压VDD，逻辑低电平逻辑低电平“0”接近电源接近电源VSS。在低频工作时，一个输出端可驱动在低频工作时，一个输出端可驱动50个以上个以上CMOS器件器件。CMOS管是多数载流子受控导电器件，射线辐射对管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大多数载流子浓度影响不大。CMOS集成电路的制造工艺比集成电路的制造工艺比TTL集成电路的制造集成电路的制造工艺简单工艺简单,占用硅片面积小，适合于制造大规模和占用硅片面积小，适合于制造大规模和超大规模集成电路超大规模集成电路。7/12/20248集成电路原理及应用 山东理工大学电气与电子工程学院1.不允许在超过极限参数不允许在超过极限参数的条件下工作。电路在超的条件下工作。电路在超过极限参数的条件下工作，就可能工作不正常，且过极限参数的条件下工作，就可能工作不正常，且容易引起损坏。容易引起损坏。9.1.3 使用数字集成电路的注意事项使用数字集成电路的注意事项2.电源的电压的极性电源的电压的极性千万千万不能接反不能接反。3.CMOS电路要求电路要求输入信号幅度输入信号幅度不能超过不能超过VDDVSS。4.对多余输入端的处理。对对多余输入端的处理。对CMOS电路电路，多余的输入，多余的输入端端不能悬空不能悬空；对；对TTL电路电路,对多余的输入端对多余的输入端允许悬空允许悬空。5.多余的输出端多余的输出端，应该，应该悬空悬空处理，决不允许直接接处理，决不允许直接接到到VDD或或VSS。7/12/20249集成电路原理及应用 山东理工大学电气与电子工程学院6.由于由于CMOS电路输入阻抗高，容易受静电感应电路输入阻抗高，容易受静电感应发生击穿，除电路发生击穿，除电路内部设置保护电路外，在使用内部设置保护电路外，在使用和存放时应和存放时应注意静电屏蔽注意静电屏蔽。7.多型号的数字电路多型号的数字电路它们之间可以直接互换使用它们之间可以直接互换使用,但有些引脚功能、封装形式相同的但有些引脚功能、封装形式相同的IC，电参数有一，电参数有一定差别，互换时应注意定差别，互换时应注意。8.注意注意设计工艺设计工艺，增强抗干扰措施。，增强抗干扰措施。在设计印刷线在设计印刷线路板时，应避免引线过长，要把电源线设计得宽一路板时，应避免引线过长，要把电源线设计得宽一些，地线要进行大面积接地，这样可减少接地噪声些，地线要进行大面积接地，这样可减少接地噪声干扰。在干扰。在CMOS逻辑系统设计中，应尽量减少电容逻辑系统设计中，应尽量减少电容负载负载。7/12/202410集成电路原理及应用 山东理工大学电气与电子工程学院9.2.1 集成逻辑门电路及应用集成逻辑门电路及应用（1）常用逻辑门电路图形符号）常用逻辑门电路图形符号 9.2 集成门电路和中规模组合逻辑电路集成门电路和中规模组合逻辑电路 1.集成逻辑门电路集成逻辑门电路 1)与非门与非门AB&2)或非门或非门AB17/12/202411集成电路原理及应用 山东理工大学电气与电子工程学院3)与门与门4)或门或门AB&AB15)非门非门6)与或非门与或非门AB&CD1A17/12/202412集成电路原理及应用 山东理工大学电气与电子工程学院7)异或门异或门AB=1（2）反相器与缓冲器）反相器与缓冲器 74LS04、CD4069管脚排列图管脚排列图14VCC131211986A76543216Y 5A5Y 4A4Y1A1Y 2A 2Y3A 3Y GND11111174LS041014VDD13121110986A76543216Y 5A 5Y 4A 4Y1A1Y 2A 2Y 3A 3Y VSS111111CD40697/12/202413集成电路原理及应用 山东理工大学电气与电子工程学院（3）与门和与非门）与门和与非门VCC4B76543214A 4Y 3B 3A 3Y1A1B 1Y 2A 2B 2Y GND&74LS00&14 1312111098VCC4B 4A 4Y 3B 3A 3Y1A1B 1Y 2A 2B 2Y GND&74LS08&1413 12111098765432114 13121110982D 2C NC 2B 2A 2Y1A1B NC 1C 1D 1Y GND74LS20&VCC76543211A1B 1Y 2Y 2A 2B VSS&CD4011&VDD4B 4A 4Y 3Y 3B3A76543211413121110987/12/202414集成电路原理及应用 山东理工大学电气与电子工程学院2.集成门电路的应用集成门电路的应用（1）定时灯光提醒器）定时灯光提醒器R125k+RP510kR21kR31kVD1绿绿VD2红红C3300F关开3V123411IC-1IC-27/12/202415集成电路原理及应用 山东理工大学电气与电子工程学院2.集成门电路的应用集成门电路的应用（2）定时声音提醒器）定时声音提醒器R133k234+6VSA1BLC1 RP4.7M1000FR25.1kC20.1FVT19013R31kSA21234610958121371114IC1-1IC1-2IC1-3IC1-417/12/202416集成电路原理及应用 山东理工大学电气与电子工程学院2.集成门电路的应用集成门电路的应用（3）双音门铃电路）双音门铃电路220VSA1TVD1VD4+6VIC1-1IC1-2IC1-3IC2-1 IC2-2IC2-3IC2-4R136.9k&VD5VD6VT111112345612568910121311390134BLIC1:CD4069IC2:CD4011VD1VD6:IN44148C122FR324kC40.047FC30.1FR25.3kC2220F7/12/202417集成电路原理及应用 山东理工大学电气与电子工程学院9.2.2 中规模组合逻辑电路中规模组合逻辑电路 1.编码器编码器编码：编码：用文字、符号或者数字表示特定对象的用文字、符号或者数字表示特定对象的过程过程(用二进制代码表示不同事物用二进制代码表示不同事物)。分类：分类：二进制编码器二进制编码器2nn二二十进制编码器十进制编码器104或或普通编码器普通编码器优先编码器优先编码器7/12/202418集成电路原理及应用 山东理工大学电气与电子工程学院（1）二进制编码器二进制编码器用用 n 位二进制代码对位二进制代码对 N=2n 个信号进行编码的电路个信号进行编码的电路。3 位二进制编码器位二进制编码器(8 线线-3 线线)编码表编码表输输入入输输出出 I0 I7 是一组互相排斥的是一组互相排斥的输入变量，任何时刻只能有输入变量，任何时刻只能有一个端输入有效信号。一个端输入有效信号。输输 入入 输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I37/12/202419集成电路原理及应用 山东理工大学电气与电子工程学院函数式函数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现Y0 Y1 Y2111I7 I6 I5 I4 I3I2 I1I0&Y0 Y1 Y27/12/202420集成电路原理及应用 山东理工大学电气与电子工程学院二十进制编码器是将十进制的十个数码二十进制编码器是将十进制的十个数码0 9编成对应的二进制代码的电路编成对应的二进制代码的电路。几种常用编码几种常用编码二二-十进制编码十进制编码8421 码、余码、余 3 码、码、2421 码、码、5211 码、余码、余 3 循环码、右移循环码循环码、右移循环码循环码（反射码或格雷码）循环码（反射码或格雷码）ISO码、码、ANSCII（ASCII）码）码（2）二十进制编码器）二十进制编码器 其他编码其他编码7/12/202421集成电路原理及应用 山东理工大学电气与电子工程学院8421BCD码编码编码器的真值表码器的真值表 输输 入入输输 出出Y3 Y2 Y1 Y0I0I1I2I3I4I5I6I7I8I90 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 17/12/202422集成电路原理及应用 山东理工大学电气与电子工程学院优先编码：优先编码：允许几个信号同时输入，但只对允许几个信号同时输入，但只对优先级别最高优先级别最高的进行编码。的进行编码。（3）优先编码器）优先编码器74LS148 输出使能端输出使能端 YS74LS148：输入输入低电平有效低电平有效低电平有效低电平有效8个信号个信号输入端输入端 I0 I7，优先顺序优先顺序 I7 I0输入输入使能端使能端 ST优先编码工作状态标志端优先编码工作状态标志端 YES3个二进制码个二进制码输出端输出端 Y2 Y1 Y07/12/202423集成电路原理及应用 山东理工大学电气与电子工程学院输输 入入 输输 出出 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1优先编优先编码器码器74LS14874LS148功能表功能表 1 1 1 1 0 0 0 0 0 1 0 0 1 0 1 0 1 0 0 10 1 1 0 1 1 0 0 0 1 1 0 1 0 11 1 0 0 11 1 1 0 17/12/202424集成电路原理及应用 山东理工大学电气与电子工程学院VCCGNDYS1234567816151413121110974148I4I5I6I7STY1Y2YESI3I2I1I0Y0优先编码器优先编码器74LS14874LS148电路及引脚电路及引脚&111111Y0Y1Y2111111111YSYESI0I1I2I3I5I6I7I4ST&7/12/202425集成电路原理及应用 山东理工大学电气与电子工程学院2.集成译码器集成译码器译码是译码是编码的逆过编码的逆过程程，是将具有特定，是将具有特定含义的一组代码含义的一组代码“翻译翻译”出它的原意。出它的原意。&111111&1A0A1A2S2S3Y0Y1Y2Y3Y4Y5Y6Y7S1VCCS1A0A11234567816151413121110974LS138A2GNDS2S3Y7Y0Y1Y2Y3Y4Y5Y6(1)3线线8线译码线译码器器74LS1387/12/202426集成电路原理及应用 山东理工大学电气与电子工程学院74LS138的真值表的真值表 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 0 1 1 0 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 输输 入入输输 出出7/12/202427集成电路原理及应用 山东理工大学电气与电子工程学院半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管（2）数码显示器）数码显示器数码显示器数码显示器aebcfgdabcdefgR+5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动0111000111110000000000100100001007/12/202428集成电路原理及应用 山东理工大学电气与电子工程学院共阴极共阴极abcdefgR+5 VYaA3A2A1A0+VCC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd7/12/202429集成电路原理及应用 山东理工大学电气与电子工程学院（3）七段显示译码器）七段显示译码器74LS247 是把是把8421BCD码译成对应于数码管的七个字段信码译成对应于数码管的七个字段信号，驱动数码管，显示出相应的十进制数码。号，驱动数码管，显示出相应的十进制数码。输入信号输入信号 A3，A2，A1，A0输出信号输出信号控制端控制端，VCCA1A2A3A0GND1234567816151413121110974LS247gLTBIRBIfedcba7/12/202430集成电路原理及应用 山东理工大学电气与电子工程学院74LS247功能表功能表 输输 入入 输输 出出 显示显示 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 1 0 1 8 全灭全灭 灭零灭零 1 1 0 0 1 0 0 0 1 0 0 1 0 2 1 1 0 0 1 1 0 0 0 0 1 1 0 3 1 1 0 1 0 0 1 0 0 1 1 0 0 4 1 1 0 1 0 1 0 1 0 0 1 0 0 5 1 1 0 1 1 0 0 1 0 0 0 0 0 6 1 1 0 1 1 1 0 0 0 1 1 1 1 7 1 1 1 0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 1 0 0 0 0 1 0 0 8 9 7/12/202431集成电路原理及应用 山东理工大学电气与电子工程学院74LS247和共阳极和共阳极TLRO5O1HRA数码管连接图数码管连接图+5V+5Va a c cd d f fg gA A1 1A A2 2A A3 3A A0 01 12 23 34 45 56 67 71515141413131212111110109 974LS24774LS2478 8GNDGND30073007V VCC CC LT RBI BILT RBI BI1616b b e e7/12/202432集成电路原理及应用 山东理工大学电气与电子工程学院3.数字编译码电路数字编译码电路MC145030MC145030是一种编译码合为一体的单片集成电路。是一种编译码合为一体的单片集成电路。（1）各管脚的功能）各管脚的功能 1脚脚9脚脚：是地址信：是地址信号输入端号输入端 10脚脚：是编码使能端，：是编码使能端，上升沿有效上升沿有效 11脚脚：为编译码状态指示信：为编译码状态指示信号输出端，编码时为高电平，号输出端，编码时为高电平，译码和空闲时为低电平译码和空闲时为低电平 A8A1A2A3A4A5A6A0A7OSC1OSC2OSC3VSSEODOVDDDR123456781615141312111817MC1450309101920DISTEND7/12/202433集成电路原理及应用 山东理工大学电气与电子工程学院12脚脚：为译码信号输入端，外部数据信号由：为译码信号输入端，外部数据信号由该脚输入该脚输入 13脚脚：译码复位端，当该脚为高电平时，使：译码复位端，当该脚为高电平时，使15脚脚强制复位，输出低电平强制复位，输出低电平 17脚脚：为电源负端：为电源负端,通常接地通常接地 15脚脚：为译码信号输出端：为译码信号输出端 16脚脚：输出编码脉冲：输出编码脉冲 14脚脚：为电源端：为电源端,电源范围电源范围26V18、19、20脚脚：外接电阻和电容，组成振荡器，：外接电阻和电容，组成振荡器，为芯片提供工作时钟。为芯片提供工作时钟。7/12/202434集成电路原理及应用 山东理工大学电气与电子工程学院芯片的芯片的工作工作时钟时钟与外接与外接电阻电阻R1、R2和电容和电容C数数值有关。值有关。（2）MC145030应用电路应用电路电路可组成电路可组成应答式多路应答式多路报警系统。报警系统。MC145030MC14503011151216141115121614VDDE0DISTA01A13A24A35A46A57A68A82A79+V+VENVSSDR+V201918101317134567829ENVSSDR+V101317OSC1OSC3OSC2201918OSC1OSC3OSC2编编码码开开关关.同上同上1612同上同上1612R1R2CR1R2C可可选选择择直直线线连连线线可可以以是是红红外外超超声声射射频频等等载载体体A0A1A2A3A4A5A6A8A7E0DIST7/12/202435集成电路原理及应用 山东理工大学电气与电子工程学院4.数据选择器数据选择器 在多路数据传送过程中，能在多路数据传送过程中，能够根据需要将其中一路挑选够根据需要将其中一路挑选出来作为输出的电路出来作为输出的电路。A2 A1 A0 Y W 1 0 1 0 0 0 0 D0 0 0 0 1 D1 0 0 1 0 D2 0 0 1 1 D3 0 1 0 0 D4 0 1 0 1 D5 0 1 1 0 D6 0 1 1 1 D7 74LS151的功能的功能 地址输入端地址输入端A2 A1 A0，可，可选择选择D0D7 8个数据个数据。输入使能端输入使能端 低电平有效低电平有效。输出端输出端 Y、W。7/12/202436集成电路原理及应用 山东理工大学电气与电子工程学院74LS151逻辑图逻辑图和引脚图和引脚图&11111111D0D1D2D3D4D5D6D7A0A1A2WY1G1234567816151413121110974LS151GNDVCCD0D1D2D3YWGD4D5D6D7A0A1A27/12/202437集成电路原理及应用 山东理工大学电气与电子工程学院9.3.1 集成触发器和锁存器集成触发器和锁存器基本要求基本要求1.有两个稳定的状态有两个稳定的状态(0、1)，以表示存储内容；，以表示存储内容；2.能够接收、保存和输出信号。能够接收、保存和输出信号。现态和次态现态和次态1.现态：现态：触发器接收输入信号之前的状态。触发器接收输入信号之前的状态。2.次态：次态：触发器接收输入信号之后的状态。触发器接收输入信号之后的状态。分类分类1.按电路结构和工作特点：按电路结构和工作特点：基本、同步、主从和边沿。基本、同步、主从和边沿。2.按逻辑功能分：按逻辑功能分：RS、JK、D 和和 T(T )。3.其他：其他：TTL 和和 CMOS，分立和集成。，分立和集成。9.3 中规模时序逻辑集成电路中规模时序逻辑集成电路7/12/202438集成电路原理及应用 山东理工大学电气与电子工程学院1.JK触发器触发器（1）JK触发器符号及功能触发器符号及功能 JK触发器的状态表触发器的状态表 J K Qn Qn+1 输出输出输入输入0 0 0 00 0 1 10 1 0 00 1 1 1 1 1 1 1 0 1 0 1 1 0 0 01110JK触发器的触发器的特性方程特性方程 1JC11KQQJCPK7/12/202439集成电路原理及应用 山东理工大学电气与电子工程学院（2）双）双JK触发器触发器74LS76 74LS76是有是有预置预置和和清零清零功能的双功能的双JK触发器触发器 JK触发器的状态表触发器的状态表 输入入输出出CPJK101 0010 1001*1*110011101 011010 11111111只有在只有在CP脉冲脉冲下降沿下降沿到到来时，根据来时，根据J、K端的取端的取值决定触发器的状态。值决定触发器的状态。如如无无CP脉冲下降沿脉冲下降沿到到来，无论有无输入数据来，无论有无输入数据信号，触发器信号，触发器保持保持原状原状态不变。态不变。1K1Q1QGND2K2Q2Q2J1CP1SD1RD1JVCC2CP2SD2RD1234567816151413121110974LS767/12/202440集成电路原理及应用 山东理工大学电气与电子工程学院2.D触发器触发器（1）D触发器符号及触发器符号及功能功能D触发器的触发器的特性方程特性方程：Qn+1=DD触发器的状态表触发器的状态表 D Qn+1 输出输出输入输入00111DC1QQDCP7/12/202441集成电路原理及应用 山东理工大学电气与电子工程学院（2）八）八D触发器触发器74LS273 74LS273是是上升沿触发上升沿触发的的8位位数据锁存器。数据锁存器。具有具有复位复位功能。功能。74LS273的功能表的功能表 CP D Qn+1 输出输出 输入输入0 01 111 001 0 QnD1Q1D2D2Q3Q3D4D4QGND1234567891020191817161514131211VCC8Q8D7D7Q6Q6D5D5QCP74LS273 7/12/202442集成电路原理及应用 山东理工大学电气与电子工程学院74LS273所组成的所组成的8路数显抢答器路数显抢答器 7/12/202443集成电路原理及应用 山东理工大学电气与电子工程学院9.3.2 9.3.2 集成移位寄存器集成移位寄存器集成移位寄存器集成移位寄存器 1.概念概念寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。寄存器：寄存器：具有寄存功能的电路。具有寄存功能的电路。2.特点特点 主要由触发器主要由触发器构成构成,一般不对一般不对存储内容进行存储内容进行处理。处理。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信号控制信号控制信号控制信号1 0 1 01 0 1 01 0 1 01 0 1 00 0 1 1 0 0 1 10 0 1 1 0 0 1 1串行串行输入输入串行串行输出输出7/12/202444集成电路原理及应用 山东理工大学电气与电子工程学院3.分类分类(1)按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器(并入并出并入并出)(并入并出、并入串出、并入并出、并入串出、串入并出、串入串出串入并出、串入串出)(2)按按开关元件开关元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型触发器型触发器锁存器锁存器寄存器阵列寄存器阵列单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器(多位多位 D 型触发器型触发器)(同同 TTL)7/12/202445集成电路原理及应用 山东理工大学电气与电子工程学院D1L左移串左移串行输入行输入&111SCI1RRG10G20FF0D0Q0&111SCI1RRG11G21FF1D1Q1&111SCI1RRG12G22FF2D2Q2&111SCI1RRG13G23FF3D3Q3111111D1R右移串右移串行输入行输入S1S0CPRDRDDIRD1D2D3DILGNDVCCQ0Q1Q2Q3CPS1S01234567816151413121110974LS194D04.集成双向移位寄存器集成双向移位寄存器74LS194 7/12/202446集成电路原理及应用 山东理工大学电气与电子工程学院74194的功能表的功能表 功能功能 输 入入 输出出 S1 S0 CP DIR DIL D0 D1 D2 D3 Q0n+1Q1n+1 Q2n+1 Q3n+1清零清零0 0 0 0 0保持保持1 0 Q0n Q1n Q2n Q3n并入并入1 1 1 d0 d1 d2 d3d0 d1 d2 d3右移右移1 0 1 1 1 Q0n Q1n Q2n1 0 1 0 0 Q0n Q1n Q2n左移左移1 1 0 1 Q1n Q2n Q3n 11 1 0 0 Q1n Q2n Q3n 0保持保持1 0 0 Q0n Q1n Q2n Q3n7/12/202447集成电路原理及应用 山东理工大学电气与电子工程学院9.3.3 9.3.3 集成计数器集成计数器集成计数器集成计数器 功能：功能：对时钟脉冲对时钟脉冲 CP 计数。计数。应用：应用：分频、定时、产生节拍脉冲和脉冲序列、分频、定时、产生节拍脉冲和脉冲序列、进行数字运算等。进行数字运算等。分类：分类：按数制分：按数制分：二进制计数器、十进制计数器、二进制计数器、十进制计数器、N 进制进制(任意进制任意进制)计数器计数器按计数方式分：按计数方式分：加法计数器、减法计数器、加法计数器、减法计数器、可逆计数可逆计数按时钟控制分：按时钟控制分：同步计数器同步计数器 异步计数器异步计数器7/12/202448集成电路原理及应用 山东理工大学电气与电子工程学院1.集成二进制计数器集成二进制计数器74LS161 74LS161是是4位位二进制同步加法二进制同步加法计数器，它除了有二计数器，它除了有二进制加法计数功能外，还具有进制加法计数功能外，还具有异步清零异步清零、同步并行同步并行置数置数，保持保持等功能。等功能。7416174161Q0 Q1 Q2 Q3TLDCOCPPCR D0 D1 D2 D30 0 0 00 0 1 1 0 0 1 1逻辑功能示意图逻辑功能示意图1 2 3 4 5 6 7 816 15 14 13 12 11 10 97416174161VCC CO Q0 Q1 Q2 Q3 T LDCR CP D0 D1 D2 D3 P 地地引脚排列图引脚排列图7/12/202449集成电路原理及应用 山东理工大学电气与电子工程学院74161的状态表的状态表 输输 入入 输输 出出备注备注CR LD P T CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持清零清零置数置数C=074161CR=0Q3 Q0=0000同步同步并行置数并行置数 CR=1，LD=0，CP 异步异步清零清零Q3 Q0=D3 D0 7/12/202450集成电路原理及应用 山东理工大学电气与电子工程学院74161的状态表的状态表 输输 入入 输输 出出 注注CR LD P T CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0清零清零置数置数CR=1,LD=1,CP，P=T=1二进制同步加法计数二进制同步加法计数PT=0CR=1，LD=1，保持保持若若 T=0CO=0若若 T=1741617/12/202451集成电路原理及应用 山东理工大学电气与电子工程学院二二进进制制同同步步加加法法计计数数器器的的状状态态表表 输入脉入脉 冲数冲数10 0 0 0 0 0 0 120 0 0 1 0 0 1 030 0 1 0 0 0 1 140 0 1 1 0 1 0 050 1 0 0 0 1 0 160 1 0 1 0 1 1 070 1 1 0 0 1 1 180 1 1 1 1 0 0 091 0 0 0 1 0 0 1101 0 0 1 1 0 1 0111 0 1 0 1 0 1 1121 0 1 1 1 1 0 0131 1 0 0 1 1 0 1141 1 0 1 1 1 1 0151 1 1 0 1 1 1 1161 1 1 1 0 0 0 07/12/202452集成电路原理及应用 山东理工大学电气与电子工程学院2.2.十进制计数器十进制计数器十进制计数器十进制计数器（8421BCD 码）码）十进制同步加法计数器十进制同步加法计数器74LS16000000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1状态图状态图状态图状态图1 2 3 4 5 6 7 816 15 14 13 12 11 10 97416074160VCC CO Q0 Q1 Q2 Q3 T LDCR CP D0 D1 D2 D3 P 地地7/12/202453集成电路原理及应用 山东理工大学电气与电子工程学院3.利用集成计数器构成利用集成计数器构成N进制计数器进制计数器 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2N1进制进制计数器计数器N2进制进制计数器计数器CP进位进位CCP（1）集成计数器计数长度的扩展）集成计数器计数长度的扩展 7416174161(1 1)Q0 Q1 Q2 Q3TLDCOCP P D0 D1 D2 D3CRQ4 Q5 Q6 Q77416174161(0 0)Q0 Q1 Q2 Q3TLDCOCP P D0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11111CO016 16=2567/12/202454集成电路原理及应用 山东理工大学电气与电子工程学院（2）用反馈清零法获得任意进制计数器）用反馈清零法获得任意进制计数器 当计数到当计数到 SN 时，立即产生清零信号，时，立即产生清零信号，使返回使返回 S0 状态。状态。（瞬间即逝）（瞬间即逝）思思思思 路：路：路：路：步步步步 骤：骤：骤：骤：1.写出状态写出状态 SN 的二进制代码；的二进制代码；2.求归零逻辑表达式；求归零逻辑表达式；3.画连线图。画连线图。例例 用用 74161构成十二进制计数器构成十二进制计数器。状态状态S12的作用：的作用：产生归零信号产生归零信号7416174161(0)(0)Q0 Q1 Q2 Q3CTTLDCOCPCTPD0 D1 D2 D3CRQ0 Q1 Q2 Q3CP11CO0&异步清零异步清零7/12/202455集成电路原理及应用 山东理工大学电气与电子工程学院4.数字钟数字钟 数字钟是由数字钟是由石英晶体振荡器、分频器、计数器、译码石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路器、显示器和校时电路组成。组成。石英晶体振荡器石英晶体振荡器产生的信号经过产生的信号经过分频器分频器作为秒脉冲，作为秒脉冲，秒脉冲送入秒脉冲送入计数器计数器计数，计数结果通过计数，计数结果通过“时时”、“分分”、“秒秒”译码器译码器显示时间。显示时间。（1）振荡器）振荡器:由由CC4069非门非门IC1-1，IC1-2、f0=32768Hz的石英晶体振荡器、电阻和电容组成的石英晶体振荡器、电阻和电容组成（2）分频器）分频器:由两个由两个74LS393 IC2、IC3组成组成 7/12/202456集成电路原理及应用 山东理工大学电气与电子工程学院（3）计数器）计数器:由六个由六个74LS160 IC4、IC5、IC6、IC7、IC8、IC9和相应的门电路和相应的门电路组成组成。（4）译码和显示电路）译码和显示电路：由六个：由六个74LS247 IC10、IC11、IC12、IC13、IC14、IC15、IC16和六个数码管组成。和六个数码管组成。（5）时间校准电路）时间校准电路：时间校准电路的作用是当计时器：时间校准电路的作用是当计时器刚接通电源或走时出现误差时，实现对刚接通电源或走时出现误差时，实现对“时时”、“分分”、“秒秒”的校准，由四的校准，由四2输入与门输入与门74LS08、四、四2输入输入或门或门74LS32、四、四2输入或非门输入或非门74LS02等组成。等组成。7/12/202457集成电路原理及应用 山东理工大学电气与电子工程学院数字钟电路图数字钟电路图 7/12/202458集成电路原理及应用 山东理工大学电气与电子工程学院9.3.4 十进制加减十进制加减/译码译码/锁存驱动电路锁存驱动电路 CD40110及其应用及其应用CD40110能完成十进能完成十进制的制的加法、减法、进加法、减法、进位、借位位、借位等计数功能，等计数功能，并能并能直接驱动直接驱动小型七小型七段段LED数码管。数码管。1.CD40110逻辑功能逻辑功能agTERLECPDVSSVDDbcdeQBOQCOCPU12345678161514131211109fCD401107/12/202459集成电路原理及应用 山东理工大学电气与电子工程学院 CD40110 功能表功能表 CPU CPD LE TE R计数器功能数器功能显示示 0 0 0 加加1计数数 随随计数器数器显示示 0 0 0减减1计数数随随计数器数器显示示 0保持保持保持保持 1清零清零0 1 0禁止禁止不不变 1 0 0加加1计数数不不变 1 0 0减减1计数数不不变7/12/202460集成电路原理及应用 山东理工大学电气与电子工程学院2.数显式脉搏测试仪数显式脉搏测试仪 7/12/202461集成电路原理及应用 山东理工大学电气与电子工程学院9.3.5 4位十进制定时位十进制定时/减法计数集成电路减法计数集成电路 TEC9410及应用及应用 TEC9410是是四位十进制减法定时、计数专用集四位十进制减法定时、计数专用集成电路成电路，采用大规模，采用大规模CMOS工艺制作。它具有集成工艺制作。它具有集成度高、抗干扰能力强、功能齐全、性能可靠、外围度高、抗干扰能力强、功能齐全、性能可靠、外围元件少等优点。元件少等优点。1.TEC9410工作原理工作原理 该集成电路由该集成电路由振荡及分频、数码预置、四位振荡及分频、数码预置、四位BCD码减法计数器、七段译码驱动、码减法计数器、七段译码驱动、LED动态扫动态扫描描等电路组成等电路组成。7/12/202462集成电路原理及应用 山东理工大学电气与电子工程学院2.TEC9410的引脚功能的引脚功能 9脚：脚：置数，计数控制端置数，计数控制端 7、6、5、4脚脚：LED显示显示扫描信号和预置数选通信扫描信号和预置数选通信号，高电平有效。号，高电平有效。27、1、2、3脚脚：拨盘预拨盘预置数输入信号置数输入信号 15、16脚：脚：外接晶体振荡器外接晶体振荡器 12脚：脚：4位位BCD码计数器码计数器第第2位控制输入端位控制输入端 12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO7/12/202463集成电路原理及应用 山东理工大学电气与电子工程学院17脚脚：级联借位信号级联借位信号 25脚：脚：级联控制端级联控制端 10脚：脚：计数脉冲输入端计数脉冲输入端 1824脚：脚：驱动七段驱动七段LED显示器的输入信号显示器的输入信号 13、11、8脚：脚：0.01s、1s、1min时基信号输出端时基信号输出端 26脚：脚：输出端，当输出端，当4位计位计数器减为零时，数器减为零时，ZO=1，同时停止计数同时停止计数 2.TEC9410的引脚功能的引脚功能(续续)12357911121314106482827262422201817161519232521S2S4D4D3D2D11mQcCP1sS3T0.01sGNDVDDS1ZOgecaOSC2OSC1fZOHdbBO7/12/202464集成电路原理及应用 山东理工大学电气与电子工程学院3.应用电路应用电路 7/12/202465集成电路原理及应用 山东理工大学电气与电子工程学院9.3.6 多功能程控彩灯多功能程控彩灯CD71061P及其应用及其应用 CD71061P是一种专用的是一种专用的多功能程控彩灯多功能程控彩灯集成集成电路，采用大规模电路，采用大规模CMOS工艺制作，它具有集成度工艺制作，它具有集成度高、抗干扰能力强、功能齐全、扩展简便、外围元高、抗干扰能力强、功能齐全、扩展简便、外围元件少等优点。件少等优点。1.CD71061P的引脚功能的引脚功能 CD71061P由由振荡器，扩展开关，时序脉冲振荡器，扩展开关，时序脉冲发生器，花样控制器，译码器，花样控制器和驱发生器，花样控制器，译码器，花样控制器和驱动器动器组成。组成。7/12/202466集成电路原理及应用 山东理工大学电气与电子工程学院15、1、2、3脚：脚：为花样为花样编程控制端编程控制端 12、11、10、9、7、6、5、4脚：脚：信号输出端信号输出端 13脚：脚：为振荡器外接阻为振荡器外接阻容元件端容元件端14脚：脚：为扩展端为扩展端 VDDAPPRCQ1Q2Q3Q4B2B3B4Q8Q7Q6Q5VSSB1123456789101112131415167/12/202467集成电路原理及应用 山东理工大学电气与电子工程学院2.CD71061P的应用电路的应用电路花样花样编程编程R100B1B2B3B4RCQ1Q8Q2Q3Q4Q5Q6Q7VSSVDD3VSC147FC20.1FRP1MICCD71061P161512313845679101112VD1VD87/12/202468集成电路原理及应用 山东理工大学电气与电子工程学院 程控花样变化程控花样变化表表序号B1B2B3B4花花样输入入1VSSVSSVSS0弹性性胀缩2VSSVSSVDD0全亮全亮间隔隔闪亮亮3VSSVDDVSS0向左倒流水向左倒流水4VSSVDDVDD0向右向右顺流水流水5VDDVSSVSS0向右依次亮同向右依次亮同时熄熄6VDDVSSVDD0同同时亮向左依次熄亮向左依次熄7VDDVDDVDD0弹性性胀缩、全亮、全亮间隔隔闪亮、向左倒流亮、向左倒流水水循循环8VSSVDDB4B3向左倒流水、向右向左倒流水、向右顺流水自流水自动循循环9VDDVSSB4B3向右依次亮同向右依次亮同时熄、熄、同同时亮向左依次亮向左依次熄熄10VSSVSSB4B3弹性性胀缩、全亮、全亮间隔隔闪亮亮7/12/202469集成电路原理及应用 山东理工大学电气与电子工程学院CD71061P的扩展电路的扩展电路 花花样样编编程程B1B2B3B4RCQ1Q8VSSVDD6VSC110FC20.1RP1MIC1CD71061P1615123138412IC2IC9R1R81k8共共8路路5411452.32.31VDn8VDnVD01N4001IC1IC8TWH87788R9R167/12/202470集成电路原理及应用 山东理工大学电气与电子工程学院9.4 集成集成555定时器及其应用定时器及其应用 电阻分压器电阻分压器电压比较器电压比较器基本基本RS触发器触发器复位输入端复位输入端(0)输出缓冲反相器输出缓冲反相器晶体管晶体管TvovICvI1vI2voC1C2+-+(1)(2)(3)(4)(5)(6)(7)RS&5 k 5 k 5 k&1VCC(8)G1.电路结构电路结构9.4.1 集成集成555定时器定时器7/12/202471集成电路原理及应用 山东理工大学电气与电子工程学院2.集成集成555定时器的功能定时器的功能 1 1+VCC8 86 65 57 72 24 4TuO3 3&1&Q0 01 10 0RDSD7/12/202472集成电路原理及应用 山东理工大学电气与电子工程学院1 1+VCC8 86 65 57 72 24 4Tuo3 3&1&Q1 1如果悬空如果悬空u u2 2u u6 60 01 11 10 01 1RDSD2.集成集成555定时器的功能定时器的功能(续续)7/12/202473集成电路原理及应用 山东理工大学电气与电子工程学院1 1+VCC8 86 65 57 72 24 4Tuo3 3&1&Q1 1如果悬空如果悬空u u2 2u u6 61 10 00 01 10 0RDSD2.集成集成555定时器的功能定时器的功能(续续)7/12/202474集成电路原理及应用 山东理工大学电气与电子工程学院1 1+VCC8 86 65 57 72 24 4Tuo3 3&1&Q1 1如果悬空如果悬空u u2 2u u6 61 11 1保持保持保持保持RDSD2.集成集成555定时器的功能定时器的功能(续续)7/12/202475集成电路原理及应用 山东理工大学电气与电子工程学院3.基本功能基本功能 0 0导通导通2VCC/3 111 0VCC/3 导通导通VCC/3 不变不变不变不变2VCC/3VCC/3 1截止截止U6UOVT的状态的状态U2U4如果在电压控制端（如果在电压控制端（5脚脚）施加一）施加一个外加电压（其值在个外加电压（其值在0VCC之间）之间），比较器的，比较器的参考电压参考电压将发生变化，将发生变化，电路相应的阈值、触发电平也将电路相应的阈值、触发电平也将随之变化。随之变化。55576284351VCCuoui1ui2uiCuoRD7/12/202476集成电路原理及应用 山东理工大学电气与电子工程学院 多谐振荡器多谐振荡器是能是能产生矩形波产生矩形波的一种自激振荡的一种自激振荡器电路，由于矩形波中除基波外还含有丰富的高器电路，由于矩形波中除基波外还含有丰富的高次谐波，故称为多谐振荡器次谐波，故称为多谐振荡器。多谐振荡器多谐振荡器没有稳态没有稳态，只有，只有两个暂稳态两个暂稳态，在自身因素的作用下，电路就在两个暂稳态之在自身因素的作用下，电路就在两个暂稳态之间来回转换间来回转换。9.4.2 多谐振荡器多谐振荡器1.多谐振荡器的工作原理多谐振荡器的工作原理7/12/202477集成电路原理及应用 山东理工大学电气与电子工程学院R1R2CuC uCtUOH uOtUOL(1)电路组成和工作原理电路组成和工作原理 1 1+VCC8 86 65 57 72 24 4Tuo3 3&1&Q7/12/202478集成电路原理及应用 山东理工大学电气与电子工程学院(2)参数的估算参数的估算1.C 充电时间充电时间 tPH2.C 放电时间放电时间 tPL uCtUOH uOtUOLtPHtPLT3.振荡周期振荡周期 4.振荡频率振荡频率62784153555R1C+R2C2+VCCuOtPH=0.7(R1+R2)CtPL=0.7R2CT=0.7(R1+2R2)C7/12/202479集成电路原理及应