第4章存储器系统课件

本章学习内容本章学习内容存储器的分类及存储器的分类及主要技术指标主要技术指标 存储系统的层次结构存储系统的层次结构半导体存储器的工作原理半导体存储器的工作原理存储器与存储器与CPUCPU的连接的连接辅助存储器的工作原理辅助存储器的工作原理Cache的工作原理的工作原理并行存储系统并行存储系统7/12/202414.1 4.1 存储器概述存储器概述存储器存储器：计算机的存储部件，用于存放程序：计算机的存储部件，用于存放程序和数据。和数据。计算机发展的重要问题之一，就是如何设计计算机发展的重要问题之一，就是如何设计容量大、速度快、价格低的存储器。容量大、速度快、价格低的存储器。7/12/202424.1.1 4.1.1 存储器分类存储器分类1 1按与按与CPUCPU的连接和功能分类的连接和功能分类(1)(1)主存储器主存储器 CPU CPU能够直接访问的存储器。用于存放能够直接访问的存储器。用于存放当前运行的程序和数据。主存储器设在主当前运行的程序和数据。主存储器设在主机内部，所以又称内存储器。简称机内部，所以又称内存储器。简称内存内存或或主存主存。7/12/20243(2)(2)辅助存储器辅助存储器为解决主存容量不足而设置的存储器，为解决主存容量不足而设置的存储器，用于存放当前不参加运行的程序和数据。用于存放当前不参加运行的程序和数据。当需要运行程序和数据时，将它们成批当需要运行程序和数据时，将它们成批调入内存供调入内存供CPUCPU使用。使用。CPUCPU不能直接访问不能直接访问辅助存储器。辅助存储器。辅助存储器属于外部设备，所以又称为辅助存储器属于外部设备，所以又称为外存储器，简称外存储器，简称外存外存或或辅存辅存。7/12/20244(3)(3)高速缓冲存储器（高速缓冲存储器（CacheCache）CacheCache是一种介于主存与是一种介于主存与CPUCPU之间用于解之间用于解决决CPUCPU与主存间速度匹配问题的高速小容与主存间速度匹配问题的高速小容量的存储器。量的存储器。CacheCache用于存放用于存放CPUCPU立即要运行或刚使用立即要运行或刚使用过的程序和数据。过的程序和数据。7/12/202452 2按存取方式分类按存取方式分类(1)(1)随机存取存储器随机存取存储器(RAM)(RAM)RAMRAM存储器中任何单元的内容均可按其地址随机地存储器中任何单元的内容均可按其地址随机地读取或写入，且存取时间与单元的物理位置无关。读取或写入，且存取时间与单元的物理位置无关。RAMRAM主要用于组成主存。主要用于组成主存。(2)(2)只读存储器只读存储器(ROM)(ROM)ROMROM存储器中任何单元的内容只能随机地读出而不存储器中任何单元的内容只能随机地读出而不能随便写入和修改。能随便写入和修改。ROMROM可以作为主存的一部分，用于存放不变的程序可以作为主存的一部分，用于存放不变的程序和数据，与和数据，与RAMRAM分享相同的主存空间。分享相同的主存空间。ROMROM还可以还可以用作其它固定存储器，如存放微程序的控制存储用作其它固定存储器，如存放微程序的控制存储器、存放字符点阵图案的字符发生器等。器、存放字符点阵图案的字符发生器等。7/12/20246(3)(3)顺序存取存储器顺序存取存储器(SAM)(SAM)SAMSAM存储器所存信息的排列、寻址和读写操作存储器所存信息的排列、寻址和读写操作均是按顺序进行的，并且存取时间与信息在存均是按顺序进行的，并且存取时间与信息在存储器中的物理位置有关。如磁带存储器，信息储器中的物理位置有关。如磁带存储器，信息通常是以文件或数据块形式按顺序存放，信息通常是以文件或数据块形式按顺序存放，信息在载体上没有唯一对应的地址，完全按顺序存在载体上没有唯一对应的地址，完全按顺序存放或读取。放或读取。(4)(4)直接存取存储器（直接存取存储器（DAMDAM）DAMDAM是介于是介于RAMRAM和和SAMSAM之间的存储器。也称半顺之间的存储器。也称半顺序存储器。典型的序存储器。典型的DAMDAM就是磁盘。当对磁盘进就是磁盘。当对磁盘进行信息存取时，先进行寻道，属于随机方式，行信息存取时，先进行寻道，属于随机方式，然后在磁道中寻找扇区，属于顺序方式。然后在磁道中寻找扇区，属于顺序方式。7/12/20247 3 3按存储介质分类按存储介质分类存储介质：具有两个稳定物理状态，可用存储介质：具有两个稳定物理状态，可用来记忆二进制代码的物质或物理器件。来记忆二进制代码的物质或物理器件。目前，构成存储器的存储介质主要是半导目前，构成存储器的存储介质主要是半导体器件和磁性材料。体器件和磁性材料。(1)(1)磁存储器磁存储器 磁存储器就是采用磁性材料制成的存储器。磁存储器就是采用磁性材料制成的存储器。磁存储器是利用磁性材料的的两个不同剩磁存储器是利用磁性材料的的两个不同剩磁状态存放二进制代码磁状态存放二进制代码“0”0”和和“1”1”。早。早期有期有磁芯存储器磁芯存储器，现多为，现多为磁表面存储器磁表面存储器，如磁盘、磁带等。如磁盘、磁带等。7/12/20248磁芯存储器磁芯存储器7/12/202493.5英寸软盘英寸软盘7/12/202410硬盘硬盘 7/12/202411(2)(2)半导体存储器半导体存储器半导体存储器是用半导体器件组成的存储器。半导体存储器是用半导体器件组成的存储器。根据制造工艺不同，可分为双极型和根据制造工艺不同，可分为双极型和MOSMOS型。型。7/12/202412(3)光存储器光存储器利用光学原理制成的存储器，它是通过利用光学原理制成的存储器，它是通过能量高度集中的激光束照在基体表面引能量高度集中的激光束照在基体表面引起物理的或化学的变化，记忆二进制信起物理的或化学的变化，记忆二进制信息。如光盘存储器。息。如光盘存储器。7/12/202413(3)光盘和光驱光盘和光驱7/12/202414(1)(1)易失性存储器易失性存储器电源掉电后，信息自动丢失。如半导体电源掉电后，信息自动丢失。如半导体RAMRAM。(2)(2)非易失性存储器非易失性存储器电源掉电后，信息仍能继续保存。如电源掉电后，信息仍能继续保存。如ROMROM、磁盘、光盘等。磁盘、光盘等。4.4.按信息的可保存性分类按信息的可保存性分类7/12/2024154.1.2 4.1.2 主存储器的组成和基本操作主存储器的组成和基本操作7/12/202416 存储元件存储元件（存储元存储元、存储位存储位）能够存储一位二进制信息的物理器件。如一个双能够存储一位二进制信息的物理器件。如一个双稳态半导体电路、一个稳态半导体电路、一个CMOSCMOS晶体管或一个磁性材晶体管或一个磁性材料的存储元等。存储元是存储器中最小的存储单料的存储元等。存储元是存储器中最小的存储单位。位。作为存储元的条件：作为存储元的条件：有两个稳定状态。即可以存储有两个稳定状态。即可以存储“0”0”、“1”1”。在外界的激励下，能够进入要求的状态。即在外界的激励下，能够进入要求的状态。即可以写入可以写入“0”0”、“1”1”。能够识别器件当前的状态。即可以读出所存能够识别器件当前的状态。即可以读出所存的的“0”0”、“1”1”。7/12/202417六管静态六管静态RAM基本存储元电路基本存储元电路 7/12/202418单管单管DRAMDRAM基本存储元电路基本存储元电路 7/12/202419 存储单元存储单元：由一组存储元件组成，可以同：由一组存储元件组成，可以同时进行读写。时进行读写。存储体（存储阵列）存储体（存储阵列）：把大量存储单元电把大量存储单元电路按一定形式排列起来，即构成存储体。存储路按一定形式排列起来，即构成存储体。存储体一般都排列成阵列形式，所以又称存储阵列。体一般都排列成阵列形式，所以又称存储阵列。存储单元的地址存储单元的地址：存储体中每个存储单元被赋：存储体中每个存储单元被赋予的一个唯一的编号。存储单元的地址用于区予的一个唯一的编号。存储单元的地址用于区别不同的存储单元。要对某一存储单元进行存别不同的存储单元。要对某一存储单元进行存取操作，必须首先给出被访问的存储单元的地取操作，必须首先给出被访问的存储单元的地址。址。因为因为地址地址是用二进制进行编码的，所以又称为是用二进制进行编码的，所以又称为地址码地址码。7/12/202420存储单元的编址存储单元的编址编址单位：存储器中可寻址的最小单位。编址单位：存储器中可寻址的最小单位。按字节编址按字节编址：相邻的两个单元是两个字节。：相邻的两个单元是两个字节。按字编址按字编址：相邻的两个单元是两个字。：相邻的两个单元是两个字。例如例如一个一个3232位字长的按字节寻址计算机，一个存位字长的按字节寻址计算机，一个存储器字中包含四个可单独寻址的字节单元。当需储器字中包含四个可单独寻址的字节单元。当需要访问一个字，即同时访问要访问一个字，即同时访问4 4个字节时，可以按个字节时，可以按地址的整数边界进行存取。即每个字的编址中最地址的整数边界进行存取。即每个字的编址中最低低2 2位的二进制数必须是位的二进制数必须是“00”00”，这样可以由地，这样可以由地址的低两位来区分不同的字节。址的低两位来区分不同的字节。7/12/202421地址地址00011011000001230100456710008910111100121314157/12/202422 地址寄存器地址寄存器：用于存放所要访问的存储单元：用于存放所要访问的存储单元的地址。要对某一单元进行存取操作，首先应的地址。要对某一单元进行存取操作，首先应通过地址总线将被访问单元地址存放到地址寄通过地址总线将被访问单元地址存放到地址寄存器中。存器中。地址译码与驱动电路地址译码与驱动电路：用于对地址寄存器中：用于对地址寄存器中的地址进行译码，通过对应的地址选择线到存的地址进行译码，通过对应的地址选择线到存储阵列中找到所要访问的存储单元，并提供驱储阵列中找到所要访问的存储单元，并提供驱动信号驱动其完成指定的存取操作。动信号驱动其完成指定的存取操作。读写电路读写电路：根据：根据CPUCPU发出的读写控制命令，发出的读写控制命令，控制对存储单元的读写。控制对存储单元的读写。数据寄存器数据寄存器：暂存需要写入或读出的数据。：暂存需要写入或读出的数据。数据寄存器是存储器与计算机其它功能部件联数据寄存器是存储器与计算机其它功能部件联系的桥梁。系的桥梁。7/12/202423 时序控制电路时序控制电路：用于接收来自：用于接收来自CPUCPU的读写控制的读写控制信号，产生存储器操作所需的各种时序控制信号，信号，产生存储器操作所需的各种时序控制信号，控制存储器完成指定的操作。如果存储器采用异控制存储器完成指定的操作。如果存储器采用异步控制方式，当一个存取操作完成后，该控制电步控制方式，当一个存取操作完成后，该控制电路还应给出存储器操作完成（路还应给出存储器操作完成（MFCMFC）信号。）信号。7/12/2024242.2.主存与主存与CPUCPU的连接及主存的操作的连接及主存的操作主存储器用于存放主存储器用于存放CPUCPU正在运行的程序和数据。正在运行的程序和数据。主存与主存与CPUCPU之间通过总线进行连接。之间通过总线进行连接。7/12/202425主存的操作过程主存的操作过程MARMAR：地址寄存器：地址寄存器 MDR MDR：数据寄存器：数据寄存器CPU读操作（取操作）读操作（取操作）地址地址（MAR）ABMEM读命令读命令（Read）CBMEMMEM存储单存储单元内容元内容（M）DBMDRCPU写操作（存操作）写操作（存操作）地址地址（MAR）ABMEM写命令写命令（Write）CBMEMMEM存储单元存储单元MDBMDR7/12/202426同步控制方式同步控制方式：数据传送在固定的时间间隔内完：数据传送在固定的时间间隔内完成，即在一个存取周期内完成。成，即在一个存取周期内完成。异步控制方式异步控制方式：数据传送的时间不固定，存储器：数据传送的时间不固定，存储器在完成读在完成读/写操作后，需向写操作后，需向CPUCPU回送回送“存储器功能存储器功能完成完成”信号（信号（MFCMFC），表示一次数据传送完成。），表示一次数据传送完成。目前多数计算机采用同步方式控制目前多数计算机采用同步方式控制CPUCPU与主存之与主存之间的数据传送。间的数据传送。由于异步控制方式允许不同速度的设备进行信息由于异步控制方式允许不同速度的设备进行信息交换，所以多用于交换，所以多用于CPUCPU与外设的数据传送中。与外设的数据传送中。CPUCPU与主存之间的数据传送控制方式与主存之间的数据传送控制方式7/12/2024274.1.3 4.1.3 半导体存储器的主要性能指标半导体存储器的主要性能指标衡量主存的性能指标主要有：衡量主存的性能指标主要有：1 1存储容量存储容量：存储器所能存储的二进制信息总量。：存储器所能存储的二进制信息总量。存储容量的表示：存储容量的表示：用存储单元数与每个单元的位数的乘积表示。用存储单元数与每个单元的位数的乘积表示。如：如：512k16512k16位，表示主存有位，表示主存有512k512k个单元，每个个单元，每个单元为单元为1616位。位。在以字节为编址单位的机器中，常用字节表示在以字节为编址单位的机器中，常用字节表示存储容量，例如存储容量，例如4MB4MB、16MB16MB分别表示主存可容纳分别表示主存可容纳4 4兆个字节兆个字节(MB)(MB)信息和信息和1616兆个字节信息。兆个字节信息。7/12/202428容量与存储器地址线的关系容量与存储器地址线的关系1K1K2 21010 需要需要1010根地址线根地址线1M1M2 220 20 需要需要2020根地址线根地址线256M256M2 228 28 需要需要2828根地址线根地址线2G2G2 231 31 需要需要3131根地址线根地址线7/12/2024292 2速度速度由于主存的速度慢于由于主存的速度慢于CPUCPU速度，所以主存速度直接速度，所以主存速度直接影响着影响着CPUCPU执行指令的速度。因此，速度是主存的执行指令的速度。因此，速度是主存的一项重要技术指标。一项重要技术指标。访问时间访问时间（取数时间取数时间 t tA A）从启动一次存储器存取操作到完成该操作所需的从启动一次存储器存取操作到完成该操作所需的全部时间。全部时间。即从存储器接到即从存储器接到CPUCPU发出的读发出的读/写命令和地址信号写命令和地址信号到数据读入到数据读入MDR/MDR/从从MDRMDR写入写入MEMMEM所需的时间。所需的时间。读出时间读出时间：从存储器接到有效地址开始到产生有：从存储器接到有效地址开始到产生有效输出所需的时间。效输出所需的时间。写入时间写入时间：从存储器接到有效地址开始到数据写：从存储器接到有效地址开始到数据写入被选中单元为止所需的时间。入被选中单元为止所需的时间。7/12/202430与与t tA A相关的参数：相关的参数：t tCACA：指从加载到存储器芯片上的（：指从加载到存储器芯片上的（）引脚上的）引脚上的选片信号有效开始，直到读取的数据或指令在存选片信号有效开始，直到读取的数据或指令在存储器芯片的数据引脚上可以使用为止的时间间隔。储器芯片的数据引脚上可以使用为止的时间间隔。t tOEOE：指从读（：指从读（OEOE）信号有效开始，直到读取的数）信号有效开始，直到读取的数据或指令在存储器芯片的数据引脚上可以使用为据或指令在存储器芯片的数据引脚上可以使用为止的时间间隔。止的时间间隔。7/12/2024317/12/202432 存取周期存取周期（存储周期、读写周期（存储周期、读写周期 T TM M）对存储器连续进行两次存取操作所需要的最小对存储器连续进行两次存取操作所需要的最小时间间隔。时间间隔。由于存储器进行一次存取操作后，需有一定的由于存储器进行一次存取操作后，需有一定的恢复时间，所以存储周期恢复时间，所以存储周期T TM M大于访问时间大于访问时间t tA A。半导体存储器的存取周期半导体存储器的存取周期t tM M T TM Mt tA A一定的恢复时间一定的恢复时间MOSMOS型存储器的型存储器的T TM M约约100ns100ns双极型双极型TTLTTL存储器的存储器的T TM M约约10ns 10ns 7/12/202433带宽是指存储器单位时间内所存取的二进制信带宽是指存储器单位时间内所存取的二进制信息的位数。息的位数。带宽也称带宽也称存储器数据传输率存储器数据传输率、频宽频宽 B Bm m带宽等于存储器总线宽度除以存取周期。带宽等于存储器总线宽度除以存取周期。W W：存储器总线的宽度，对于单体存储器，：存储器总线的宽度，对于单体存储器，W W就就是数据总线的根数。是数据总线的根数。带宽的单位：兆字节带宽的单位：兆字节/秒秒3.3.带宽带宽7/12/202434提高存储器速度的途径提高存储器速度的途径 采用高速器件采用高速器件 减少存取周期减少存取周期T TM M，如引入，如引入CacheCache。提高总线宽度提高总线宽度 W W，如采用多体交叉存储方式。，如采用多体交叉存储方式。采用双端口存储器。采用双端口存储器。加长存储器字长。加长存储器字长。7/12/2024354 4价格价格存储器的价格常用每位的价格来衡量。存储器的价格常用每位的价格来衡量。设存储器容量为设存储器容量为S S位，总价格为位，总价格为C C总总，每位价，每位价格为格为c c c cC C总总/S/SC C总总不仅包含存储器组件本身的价格，也包括不仅包含存储器组件本身的价格，也包括为该存储器操作服务的外围电路的价格。为该存储器操作服务的外围电路的价格。存储器的总价格与存储容量成正比，与存储存储器的总价格与存储容量成正比，与存储周期成反比。周期成反比。7/12/2024364.4.可靠性可靠性存储器的刷新可能会影响可靠性。存储器的刷新可能会影响可靠性。存储器可靠性的衡量指标存储器可靠性的衡量指标主存的平主存的平均无故障时间均无故障时间MTBFMTBF。MTBFMTBF越长，可靠性越高。越长，可靠性越高。除上述几个指标外，功耗也是影响存储除上述几个指标外，功耗也是影响存储器性能的因素之一。器性能的因素之一。7/12/202437容量、速度、价格三个指标是相互矛盾、容量、速度、价格三个指标是相互矛盾、相互制约的。高速的存储器往往价格也高，相互制约的。高速的存储器往往价格也高，因而容量也不可能很大。因而容量也不可能很大。为了较好地解决存储器容量、速度与价格为了较好地解决存储器容量、速度与价格之间的矛盾，在现代计算机系统中，通常之间的矛盾，在现代计算机系统中，通常都是通过辅助软、硬件，将不同容量、不都是通过辅助软、硬件，将不同容量、不同速度、不同价格的多种类型的存储器组同速度、不同价格的多种类型的存储器组织成统一的整体。即构成存储器系统的多织成统一的整体。即构成存储器系统的多级层次结构。级层次结构。4.1.4 4.1.4 存储器系统的层次结构存储器系统的层次结构7/12/202438存储器层次结构存储器层次结构辅助软硬件辅助软硬件辅助硬件辅助硬件7/12/202439按层次结构自上而下按层次结构自上而下 访问时间逐渐增长访问时间逐渐增长寄存器的访问时间是几个纳秒寄存器的访问时间是几个纳秒高速缓存的访问时间是寄存器访问时间的几倍高速缓存的访问时间是寄存器访问时间的几倍主存储器的访问时间是几十个纳秒主存储器的访问时间是几十个纳秒磁盘的访问时间最少磁盘的访问时间最少10ms10ms以上以上磁带和光盘的访问时间以秒来计量。磁带和光盘的访问时间以秒来计量。7/12/202440 存储容量逐渐增大存储容量逐渐增大寄存器约几十到几百字节寄存器约几十到几百字节CacheCache约几百到几约几百到几M M字节字节主存在几十主存在几十MBMB到数千到数千MBMB之间之间磁盘的容量为几磁盘的容量为几GBGB到几百到几百GBGB磁带和光盘一般脱机存放，其容量只受限于用户磁带和光盘一般脱机存放，其容量只受限于用户的预算的预算7/12/202441 存储器每位的价格逐渐降低存储器每位的价格逐渐降低例如例如主存的价格约每兆字节几角主存的价格约每兆字节几角磁盘的价格是每兆字节几分或更低磁盘的价格是每兆字节几分或更低磁带的价格是每磁带的价格是每G G字节几元或更低字节几元或更低7/12/202442Cache Cache 主存层次主存层次主要解决速度问题主要解决速度问题通过辅助硬件，把主存和通过辅助硬件，把主存和CacheCache构成统一整构成统一整体，使它具有接近体，使它具有接近CacheCache的速度、主存的容的速度、主存的容量和接近于主存的平均价格。量和接近于主存的平均价格。主存主存 辅存层次辅存层次主要解决容量问题主要解决容量问题大量的信息存放在大容量的辅助存储器中，大量的信息存放在大容量的辅助存储器中，当需要使用这些信息时，借助辅助软、硬件，当需要使用这些信息时，借助辅助软、硬件，自动地以页或段为单位成批调入主存中。自动地以页或段为单位成批调入主存中。7/12/2024434.2 4.2 半导体存储器半导体存储器4.2.1 4.2.1 半导体存储器的分类半导体存储器的分类7/12/2024444.2.2 4.2.2 随机存取存储器的结构及工作原理随机存取存储器的结构及工作原理 1.1.半导体存储器芯片结构半导体存储器芯片结构及实例及实例存储器组件存储器组件把存储体及其外围电路（包括地址译码与驱动把存储体及其外围电路（包括地址译码与驱动电路、读写放大电路及时序控制电路等电路、读写放大电路及时序控制电路等)）集）集成在一块硅片上，称为成在一块硅片上，称为存储器组件存储器组件。存储器芯片存储器芯片存储器组件经过各种形式的封装后，通过引脚存储器组件经过各种形式的封装后，通过引脚引出地址线、数据线、控制线及电源与地线等，引出地址线、数据线、控制线及电源与地线等，制成存储器芯片。制成存储器芯片。7/12/202445存储器芯片存储器芯片7/12/202446存储器芯片一般做成双列直插形式，有若干引存储器芯片一般做成双列直插形式，有若干引脚引出地址线、数据线、控制线及电源与地线脚引出地址线、数据线、控制线及电源与地线等。等。半导体存储器芯片一般有两种结构：字片式结半导体存储器芯片一般有两种结构：字片式结构和位片式结构。构和位片式结构。An10Dm10R/WCS电源电源地线地线7/12/2024471)1)字片式结构的存储器芯片字片式结构的存储器芯片7/12/202448单译码方式单译码方式（一维译码）：（一维译码）：访存地址仅进行一个方向译码的方式。访存地址仅进行一个方向译码的方式。每个存储单元电路接出一根字线和两根位线。每个存储单元电路接出一根字线和两根位线。存储阵列的每一行组成一个存储单元，存放一存储阵列的每一行组成一个存储单元，存放一个个8 8位的二进制字。位的二进制字。一行中所有单元电路的字线联在一起，接到地一行中所有单元电路的字线联在一起，接到地址译码器的对应输出端。址译码器的对应输出端。6 6位访存地址经地址译码器译码选中某一输出位访存地址经地址译码器译码选中某一输出端有效时，与该输出端相联的一行中的每个单端有效时，与该输出端相联的一行中的每个单元电路同时进行读写操作，实现一个字的同时元电路同时进行读写操作，实现一个字的同时读读/写。写。7/12/2024496464字字88位的存储体中共有位的存储体中共有6464个字，每个字为个字，每个字为8 8位，排成位，排成648648的阵列。的阵列。存储芯片共需存储芯片共需6 6根地址线，根地址线，8 8根数据线，一次可根数据线，一次可读出一个字节。读出一个字节。存储体中所有存储单元的相同位组成一列，一存储体中所有存储单元的相同位组成一列，一列中所有单元电路的两根位线分别连在一起，列中所有单元电路的两根位线分别连在一起，并使用一个读并使用一个读/写放大电路。读写放大电路。读/写放大电路与写放大电路与双向数据线相连。双向数据线相连。7/12/202450读读/写控制线写控制线 R/W R/W ：控制存储芯片的读：控制存储芯片的读/写操作。写操作。片选控制线片选控制线 CS CS：CS CS 为低电平时，选中芯片工作；为低电平时，选中芯片工作；CS CS 为高电平时，芯片不被选中。为高电平时，芯片不被选中。操作操作00写写01读读1未选中未选中7/12/202451字片式结构存储器芯片，由于采用单译码方案，字片式结构存储器芯片，由于采用单译码方案，有多少个存储字，就有多少个译码驱动电路，有多少个存储字，就有多少个译码驱动电路，所需译码驱动电路多。所需译码驱动电路多。双译码方式双译码方式（二维译码）：采用行列译码的方式，二维译码）：采用行列译码的方式，位于选中的行和列的交叉处的存储单元被唯一选位于选中的行和列的交叉处的存储单元被唯一选中。中。采用双译码方式的存储芯片即位片式结构存储器采用双译码方式的存储芯片即位片式结构存储器芯片。芯片。7/12/2024522)2)位片式结构的存储器芯片位片式结构的存储器芯片7/12/2024534K14K1位的位的位片式存储器芯片中有位片式存储器芯片中有40964096个存储单个存储单元电路，排列成元电路，排列成64646464的阵列。的阵列。40964096个单元需个单元需1212位地址。将位地址。将1212位地址分为位地址分为6 6位行位行地址和地址和6 6位列地址。位列地址。对于给定的访存地址，经行、列译码后，选中对于给定的访存地址，经行、列译码后，选中一根行地址选择线和列地址选择线有效。一根行地址选择线和列地址选择线有效。行地址选择线选中一行中的行地址选择线选中一行中的6464个存储电路进行个存储电路进行读写操作。读写操作。列地址选择线用于选择列地址选择线用于选择6464个多路转接开关，控个多路转接开关，控制各列是否能与读制各列是否能与读/写电路的接通。写电路的接通。每个多路转接开关由两个每个多路转接开关由两个MOSMOS管组成，控制一列管组成，控制一列中的中的6464个存储电路的位线与读个存储电路的位线与读/写电路的接通。写电路的接通。7/12/202454当选中存储芯片工作时，首先给定访存地址，当选中存储芯片工作时，首先给定访存地址，并给出片选信号并给出片选信号 CS CS 和读写信号和读写信号 R/W 6 R/W 6行列地行列地址，被选的行、列选择线的交叉处的存储电路址，被选的行、列选择线的交叉处的存储电路被唯一地选中，读出或写入一位二进制信息。被唯一地选中，读出或写入一位二进制信息。采用双译码方案，对于采用双译码方案，对于40964096个字只需个字只需128128个译个译码驱动电路。而若采用单译码方案，码驱动电路。而若采用单译码方案，40964096个字个字将需将需40964096个译码驱动电路。个译码驱动电路。7/12/2024553 3）Intel 2114 Intel 2114芯片芯片Intel 2114 Intel 2114 是是1K41K4位的静态位的静态MOSMOS存储器芯片。存储器芯片。采用采用NMOSNMOS工艺制作，双列直插式封装。共工艺制作，双列直插式封装。共1818个个引脚。引脚。A A9 9A A0 0：1010根地址线，用于寻址根地址线，用于寻址10241024个存储单元个存储单元I/OI/O4 4I/OI/O1 1：4 4根双向数据线根双向数据线CS CS：片选信号线：片选信号线WE WE：读：读/写控制线写控制线+5V+5V：5V5V电源线电源线GNDGND：地线：地线7/12/202456三态门三态门X0X63Y0Y157/12/20245721142114芯片由存储体、地址缓冲器、地址译码器、芯片由存储体、地址缓冲器、地址译码器、读读/写控制电路及三态输入输出缓冲器组成。写控制电路及三态输入输出缓冲器组成。存储体中共有存储体中共有40964096个六管存储单元电路，排列个六管存储单元电路，排列成成64646464阵列。阵列。地址译码采用二维译码结构，地址译码采用二维译码结构，1010位地址码分成位地址码分成两组，两组，A A8 8A A3 3作为作为6 6位行地址，经行地址译码器位行地址，经行地址译码器驱动驱动6464根行选择线。根行选择线。A A2 2A A0 0及及A A9 9作为作为4 4位列地址，位列地址，经列地址译码器驱动经列地址译码器驱动1616根列选择线，每根列选根列选择线，每根列选择线同时选中择线同时选中6464列中的列中的4 4列，控制列，控制4 4个转接电路，个转接电路，控制被选中的控制被选中的4 4列存储电路的位线与列存储电路的位线与I/OI/O电路的电路的接通。被选的行选择线与列选择线的交叉处的接通。被选的行选择线与列选择线的交叉处的4 4个存储电路，就是所要访问的存储字。个存储电路，就是所要访问的存储字。4 4个存个存储电路对应一个字的储电路对应一个字的4 4位。位。7/12/202458在存储体内部的阵列结构中，存储器的读在存储体内部的阵列结构中，存储器的读/写操写操作由片选信号作由片选信号 CS CS 与读与读/写控制信号写控制信号 WE WE 控制。控制。CS CS 为高电平时，输入与输出的三态门均关闭，为高电平时，输入与输出的三态门均关闭，不能与外部的数据总线交换信息。不能与外部的数据总线交换信息。CS CS 为低电平时，芯片被选中工作，为低电平时，芯片被选中工作，若若 WE WE 为低电平，则打开为低电平，则打开4 4个输入三态门，数据个输入三态门，数据总线上的信息被写入被选的存储单元；总线上的信息被写入被选的存储单元；若若 WE WE 为高电平，打开为高电平，打开4 4个输出三态门，从被选个输出三态门，从被选的存储单元中读出信息并送到数据总线上。的存储单元中读出信息并送到数据总线上。7/12/20245921142114的读、写周期的读、写周期在与在与CPUCPU连接时，连接时，CPUCPU的控制信号与存储器的读、的控制信号与存储器的读、写周期之间的配合问题是非常重要的。写周期之间的配合问题是非常重要的。对于已知的对于已知的RAMRAM存储片，读写周期是已知的。存储片，读写周期是已知的。读周期读周期读出时间读出时间(t(tA A)：从给出有效地址后，经过译码、：从给出有效地址后，经过译码、驱动电路的延迟，到读出选中单元的内容，再经驱动电路的延迟，到读出选中单元的内容，再经过过I/OI/O电路延迟后，在外部数据总线上稳定出现电路延迟后，在外部数据总线上稳定出现所读数据信息所需的时间。所读数据信息所需的时间。片选到数据输出延迟时间片选到数据输出延迟时间(t(tCOCO)：从：从 CS CS 给出并给出并有效有效(低电平低电平)，到存储器读出的数据稳定地送到，到存储器读出的数据稳定地送到外部数据总线上所需要的时间。外部数据总线上所需要的时间。7/12/202460读周期读周期（t tRCRC）：存储芯片进行两次连续：存储芯片进行两次连续读操作时所必须间隔的时间。读操作时所必须间隔的时间。t tRCRCttA ACPUCPU访问存储器读数据时，从给出地址有访问存储器读数据时，从给出地址有效起，只有经过效起，只有经过t tA A长的时间才能在数据总长的时间才能在数据总线上可靠的获得数据，而连续的读数操线上可靠的获得数据，而连续的读数操作必须保留间隔时间作必须保留间隔时间t tRCRC。否则存储器无。否则存储器无法正常工作，法正常工作，CPUCPU的读数操作就失效。的读数操作就失效。7/12/2024617/12/202462 写周期写周期要使数据总线上的信息能够可靠地写入存储器，必要使数据总线上的信息能够可靠地写入存储器，必须要求片选须要求片选 CS CS 和写命令和写命令 WE WE 信号都为低。其相信号都为低。其相“与与”的宽度至少应为的宽度至少应为t tW W写数时间写数时间（t tW W）：片选）：片选 CS CS 和写命令和写命令 WE WE 信号均为信号均为低的时间。低的时间。滞后时间滞后时间（t tAWAW）：在有效写入数据出现前，）：在有效写入数据出现前，RAMRAM的的数据线上存在着前一时刻的数据数据线上存在着前一时刻的数据D DOUTOUT，故在地址线，故在地址线发生变化后，发生变化后，CS CS、WE WE 均需滞后均需滞后t tAWAW才能有效，以才能有效，以避免将无效数据写入到避免将无效数据写入到RAMRAM中。中。写恢复时间写恢复时间（t tWRWR）：）：WE WE 变为高电平后，需再经过变为高电平后，需再经过t tWRWR时间，地址信号才允许改变。时间，地址信号才允许改变。为了保证有效数据的可靠地写入，地址有效的时间为了保证有效数据的可靠地写入，地址有效的时间至少应为至少应为 t tAWAWt tW Wt tWRWR。7/12/202463写周期写周期（t tWCWC）：对芯片进行连续两次写操作的最小）：对芯片进行连续两次写操作的最小间隔时间。间隔时间。t tWCWCt tAWAWt tW Wt tWRWR为保证数据可靠写入，为保证数据可靠写入，CPUCPU送至送至RAMRAM的写入数据的写入数据D DININ必必须在须在 CS CS、WE WE 失效前的失效前的t tDWDW时刻出现，并延续一段时刻出现，并延续一段时间时间t tDHDH（此刻地址线仍有效，（此刻地址线仍有效，t tWRWRt tDHDH）。）。7/12/202464tAW 滞后时间滞后时间7/12/202465例如某例如某SRAMSRAM的写入时序图。其中的写入时序图。其中R/WR/W是读是读/写命令写命令控制线，当控制线，当R/WR/W线为低电平时，存储器按给定地线为低电平时，存储器按给定地址把数据线上的数据写入存储器。指出图中写入址把数据线上的数据写入存储器。指出图中写入时序中的错误，并画出正确的写入时序图。时序中的错误，并画出正确的写入时序图。7/12/202466解释：解释：写入存储器的时序信号必须同步。写入存储器的时序信号必须同步。通常，当通常，当R/WR/W线加负脉冲时，地址线和数据线线加负脉冲时，地址线和数据线的电平必须是稳定的。当的电平必须是稳定的。当R/WR/W线达到低电平时，线达到低电平时，数据立即被存储。因此，当数据立即被存储。因此，当R/WR/W线处于低电平线处于低电平时，如果数据线改变了数值，那么存储器将存时，如果数据线改变了数值，那么存储器将存储新的数据储新的数据。同样，当。同样，当R/WR/W线处于低电平时线处于低电平时地址线如果发生了变化，那么同样数据将存储地址线如果发生了变化，那么同样数据将存储到新的地址到新的地址或或。7/12/2024674 4)TMS4116 TMS4116芯片芯片TMS4116TMS4116是由单管动态是由单管动态MOSMOS存储单元电路构成的动存储单元电路构成的动态态RAMRAM芯片。芯片。容量为容量为16k116k1位。位。16k16k的存储器应有的存储器应有1414根地址线，为了节省引脚，根地址线，为了节省引脚，该芯片只使用该芯片只使用7 7根地址线根地址线A A6 6A A0 0，采用，采用分时复用分时复用技术技术，分两次把，分两次把1414位地址送入芯片。位地址送入芯片。行地址选通信号行地址选通信号 RAS RAS：用于将低：用于将低7 7位地址位地址A A6 6A A0 0打入行地址缓冲器锁存。打入行地址缓冲器锁存。列地址选通信号列地址选通信号 CAS CAS：用于将高：用于将高7 7位地址位地址A A1313A A7 7，打入列地址缓冲器锁存。，打入列地址缓冲器锁存。7/12/202468 TMS4116 TMS4116的外部引脚的外部引脚7/12/202469 TMS4116 TMS4116的内部逻辑结构的内部逻辑结构7/12/20247016k116k1位共位共1638416384个单管个单管MOSMOS存储单元电路，排存储单元电路，排列成列成128128128128的阵列，并将其分为两组，每组的阵列，并将其分为两组，每组为为6464行行128128列。列。每根行选择线控制每根行选择线控制128128个存储电路的字线。列个存储电路的字线。列选择线控制读出再生放大器与选择线控制读出再生放大器与I/OI/O缓冲器的接缓冲器的接通，控制数据的读出或写入。通，控制数据的读出或写入。每一根列选择线控制一个读出再生放大器，每一根列选择线控制一个读出再生放大器，128128列共有列共有128128个读生再生放大器，一列中的个读生再生放大器，一列中的128128个存储电路分为两组，每个存储电路分为两组，每6464个存储电路为个存储电路为一组，两组存储电路的位线分别接入读出再生一组，两组存储电路的位线分别接入读出再生放大器的两端。放大器的两端。7/12/202471TMS4116TMS4116的存储阵列结构的存储阵列结构 7/12/202472行地址经行地址译码选中某一根行线有效，接行地址经行地址译码选中某一根行线有效，接通此行上的通此行上的128128个存储电路中的个存储电路中的MOSMOS管，使电容管，使电容所存信息分别送到所存信息分别送到128128个读出再生放大器放大。个读出再生放大器放大。同时，经放大后的信息又回送到原电路进行重同时，经放大后的信息又回送到原电路进行重写，使信息再生。写，使信息再生。列地址经列地址译码选中某根列线有效，接通列地址经列地址译码选中某根列线有效，接通相应的列控制门，将该列上读出放大器输出的相应的列控制门，将该列上读出放大器输出的信息送入信息送入I/OI/O缓冲器，经数据输出寄存器通过数缓冲器，经数据输出寄存器通过数据输出引脚据输出引脚D DOUTOUT输出到系统数据总线上。输出到系统数据总线上。TMS4116TMS4116的读出的读出7/12/202473TMS4116TMS4116的写入的写入首先将要写入的信息通过数据输入引脚首先将要写入的信息通过数据输入引脚D DININ经由经由数据输入寄存器、数据输入寄存器、I/OI/O缓冲器送入被选列的读出缓冲器送入被选列的读出再生放大器中，然后再写入行、列同时被选中再生放大器中，然后再写入行、列同时被选中的存储单元。的存储单元。为写允许控制线为写允许控制线 为高电平，读出；为高电平，读出；为低电平，写入。为低电平，写入。TMS4116TMS4116芯片没有专门设置选片信号，一般用芯片没有专门设置选片信号，一般用 信号兼做选片控制信号。信号兼做选片控制信号。只有当只有当 有效（低电平）时，芯片才工作。有效（低电平）时，芯片才工作。7/12/202474TMS4116TMS4116的刷新的刷新当某个存储单元被选中进行读当某个存储单元被选中进行读/写操作时，写操作时，该单元所在行的其余该单元所在行的其余127127个存储电路也将个存储电路也将自动进行一次读出再生操作，即完成一自动进行一次读出再生操作，即完成一次刷新操作。次刷新操作。TMS4116TMS4116的刷新是按行进行的，每次只加的刷新是按行进行的，每次只加行地址，不加列地址，即可实现被选行行地址，不加列地址，即可实现被选行上的所有存储电路的刷新。即一次可以上的所有存储电路的刷新。即一次可以刷新刷新128128个存储单元电路。个存储单元电路。7/12/202475TMS4116TMS4116的的读出再生放大器电路读出再生放大器电路7/12/202476放大器由放大器由T T1 1、T T2 2、T T3 3、T T4 4组成，组成，T T6 6、T T7 7与与C Cs s是两是两个预选单元，由个预选单元，由XWXW1 1与与XWXW2 2控制。控制。读写前读写前，先使两个预选单元中的电容，先使两个预选单元中的电容CsCs预充电预充电到到0 0与与1 1电平的中间值，并使控制信号电平的中间值，并使控制信号1 10 0，2 21 1，使，使T T3 3、T T4 4截止，截止，T T5 5导通，使读出放大器导通，使读出放大器两端两端W Wl l、W W2 2处于相同电位。处于相同电位。7/12/202477读出读出先使先使2 20 0，T T5 5截止。放大器处于不稳定平衡状态。截止。放大器处于不稳定平衡状态。这时使这时使1 11 1，T T3 3、T T4 4导通，导通，T T1 1、T T2 2、T T3 3、T T4 4构成构成双稳态触发器，其稳定状态取决于双稳态触发器，其稳定状态取决于W W1 1、W W2 2两点电位。两点电位。设选中的行选择线处于读出放大器右侧（如行设选中的行选择线处于读出放大器右侧（如行6565），同时使处于读出放大器另一侧的预选单元），同时使处于读出放大器另一侧的预选单元选择线有效（如选择线有效（如XWXW1 11 1）。这样，在放大器两侧的）。这样，在放大器两侧的位线位线W W1 1和和W W2 2上将有不同电位：上将有不同电位：预选单元侧具有预选单元侧具有0 0与与1 1电平的中间值电平的中间值被选行侧具有所存信息的电平值被选行侧具有所存信息的电平值0 0或或1 1。7/12/202478若选中存储电路原存若选中存储电路原存“1”“1”，则，则W W2 2电位高于电位高于W W1 1的的电位。使电位。使T T1 1导通，导通，T T2 2截止，因而截止，因而W W2 2端输出高电端输出高电平，经平，经I/OI/O缓冲器输出缓冲器输出“1”“1”信息，并且信息，并且W W2 2的高的高电平使被选存储电路的电容充电，实现信息再电平使被选存储电路的电容充电，实现信息再生。生。若选中存储电路原存若选中存储电路原存“0”“0”，则，则W W2 2电位低于电位低于W W1 1的的电位。使电位。使T T1 1截止，截止，T T2 2导通，因而导通，因而W W2 2端输出低电端输出低电平，经平，经I/OI/O缓冲器输出缓冲器输出“0”“0”信息，并回送到原信息，并回送到原电路，使信息再生。电路，使信息再生。7/12/202479写入写入在在T T3 3、T T4 4开始导通的同时，将待写信息加开始导通的同时，将待写信息加到到W W2 2上。上。写写1 1：W W2 2加高电平，将被选电路的存储电加高电平，将被选电路的存储电容充电为有电荷，实现写容充电为有电荷，实现写“1”“1”。写写0 0：W W2 2为低电平，使被选电路的存储电为低电平，使被选电路的存储电容放电为无电荷，实现写容放电为无电荷，实现写“0”“0”。7/12/202480TMSTMS41164116芯片的读、写周期时序芯片的读、写周期时序在读周期中，行地址必须在在读周期中，行地址必须在RASRAS有效前有有效前有效，列地址必须在效，列地址必须在CASCAS有效前有效，并且有效前有效，并且在在CASCAS到来之前，到来之前，WEWE必须为高电平，并保必须为高电平，并保持到持到CASCAS结束之后。结束之后。在写周期中，当在写周期中，当WEWE有效之后，所加的有效之后，所加的D DININ信号必须保持到信号必须保持到CASCAS变为低电平之后，变为低电平之后，RASRAS、CASCAS和和WEWE全部有效时，将全部有效时，将D DININ数据写数据写入被选的存储单元。入被选的存储单元。7/12/202481读周期（列选通下降沿触发）读周期（列选通下降沿触发）7/12/202482写周期（列选通下降沿触发）写周期（列选通下降沿触发）7/12/2024835)5)动态存储器的刷新方式动态存储器的刷新方式 因为电容电荷的泄放会引起信息的丢失，所以因为电容电荷的泄放会引起信息的丢失，所以动态动态MOSMOS存储器每隔一定时间需进行一次刷新操存储器每隔一定时间需进行一次刷新操作。作。刷新的间隔时间主要由电容电荷泄放速度决定。刷新的间隔时间主要由电容电荷泄放速度决定。刷新最大周期刷新最大周期（刷新最大间隔）（刷新最大间隔）设存储电容为设存储电容为C C，其两端电压为，其两端电压为u u，电荷电荷Q QCuCu，则泄漏电流，则泄漏电流 I I 为：为：7/12/202484所以泄漏时间为所以泄漏时间为u u：电容两端的电压变化：电容两端的电压变化I I：泄露电流：泄露电流C C：存储电容：存储电容例如设某动态例如设某动态MOSMOS元件的元件的 C C0.2pf0.2pf，当当I I0.1nA0.1nA，电压变化，电压变化u u1V1V时，信息将丢失。时，信息将丢失。则则泄漏时间泄漏时间t t为：为：说明该动态说明该动态MOSMOS元件每隔元件每隔2ms2ms必须刷新一次，必须刷新一次，t t就是刷新最大周期（刷新最大间隔）。就是刷新最大周期（刷新最大间隔）。7/12/202485动态存储器芯片的刷新均是动态存储器芯片的刷新均是按行刷新按行刷新。例如，对于例如，对于16K16K的的41164116芯片，存储体排成芯片，存储体排成128128128128阵列。刷新时，共需要刷新阵列。刷新时，共需要刷新128128行。每行。每次由刷新地址计数器给出刷新的行地址，每刷新次由刷新地址计数器给出刷新的行地址，每刷新一行，刷新地址计数器加一行，刷新地址计数器加1 1。7/12/202486 动态存储器的刷新方式动态存储器的刷新方式当主存需要刷新时，当主存需要刷新时，CPUCPU不能访存，所以要尽可能不能访存，所以要尽可能让刷新时间少占用让刷新时间少占用CPUCPU时间。时间。A.A.集中式刷新集中式刷新按照存储器芯片容量的大小集中安排刷新操作的按照存储器芯片容量的大小集中安排刷新操作的时间段，在此时间段内对芯片内所有的存储单元时间段，在此时间段内对芯片内所有的存储单元电路执行刷新操作。电路执行刷新操作。CPUCPU的的“死区死区”在刷新操作期间，禁止在刷新操作期间，禁止CPUCPU对存储器进行正常对存储器进行正常读读/写的访问操作，称这段时间为写的访问操作，称这段时间为CPUCPU的的“死区死区”。7/12/202487例如，设例如，设16k116k1位芯片的存储矩阵为位芯片的存储矩阵为128128128128。存储器的刷新最大周期为存储器的刷新最大周期为2ms2ms，存储器的存取，存储器的存取周期为周期为500ns500ns，一次刷新操作可同时刷新，一次刷新操作可同时刷新128128个个存储单元电路。存储单元电路。因为存储矩阵为因为存储矩阵为128128128128，所以对芯片内的所，所以对芯片内的所有存储单元电路全部刷新一遍需要有存储单元电路全部刷新一遍需要128128个存取个存取周期。因此在周期。因此在2ms2ms内，必须留出内，必须留出128128个周期专用个周期专用于刷新。于刷新。因为存储器的存取周期为因为存储器的存取周期为500ns500ns，所以在，所以在2ms2ms内内需要有需要有50012850012864s64s专门用于刷新操作，其专门用于刷新操作，其余余1936s1936s可用于正常的存储器读写操作。可用于正常的存储器读写操作。7/12/202488集中式刷新的优点集中式刷新的优点系统的存取周期不受刷新工作的影响，读写操系统的存取周期不受刷新工作的影响，读写操作和刷新工作在最大刷新周期内分开进行，控作和刷新工作在最大刷新周期内分开进行，控制简单。制简单。集中式刷新的缺点集中式刷新的缺点在在“死区死区”内内CPUCPU必须停止访存操作，必须停止访存操作，CPUCPU利用利用率低。率低。7/12/202489B.B.分散式刷新分散式刷新定义系统对存储器的存取周期是存储器本身的定义系统对存储器的存取周期是存储器本身的存取周期的两倍。再把系统的存取周期平均分存取周期的两倍。再把系统的存取周期平均分为两个操作阶段，前一个阶段用于对存储器的为两个操作阶段，前一个阶段用于对存储器的正常访问，后一个阶段用于刷新操作，每次刷正常访问，后一个阶段用于刷新操作，每次刷新一行。新一行。分散式刷新的优点：没有分散式