电工学简明教程秦曾煌14触发器和时序逻辑电路课件

第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路第第 14 章章触发器和时序逻辑电路触发器和时序逻辑电路第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路第第 14 章触发器和时序逻辑电路章触发器和时序逻辑电路数数字字电电路路按按照照功功能能的的不不同同分分为为两两类类：组组合合逻逻辑辑电电路路；时序逻辑电路。时序逻辑电路。时时序序逻逻辑辑电电路路的的特特点点：它它的的输输出出状状态态不不仅仅决决定定于于当当时时的的输输入入状状态态，而而且且还还与与电电路路的的原原来来状状态态有有关关，也也就就是是时时序序逻辑电路逻辑电路具有记忆功能具有记忆功能。组组合合逻逻辑辑电电路路的的特特点点：只只由由逻逻辑辑门门电电路路组组成成，它它的的输输出出变变量量状状态态完完全全由由当当时时的的输输入入变变量量的的组组合合状状态态来来决决定定，而而与电路的原来状态无关，它与电路的原来状态无关，它不具有记忆功能不具有记忆功能。触发器是触发器是时序逻辑时序逻辑电路电路的基本单元。的基本单元。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路第第 14 章触发器和时序逻辑电路章触发器和时序逻辑电路14.1双稳态触发器双稳态触发器14.2寄存器寄存器14.3计数器计数器14.4由由 555 计时器组成的单稳态计时器组成的单稳态触发器和无稳态触发器触发器和无稳态触发器*14.5举例应用举例应用第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.1双稳态触发器双稳态触发器其有两个稳定的工作状态其有两个稳定的工作状态分类分类:1按逻辑功能按逻辑功能2按其结构按其结构RS 触发器、触发器、JK 触发器、触发器、D 触发器触发器主从型触发器、维持阻塞型触发器主从型触发器、维持阻塞型触发器特点特点：具有具有记忆记忆功能功能第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.1.1RS 触发器触发器1基本基本 RS 触发器触发器Q&逻辑图逻辑图G1G2SRQ图形符号图形符号基基本本 RS 触触发发器器由由两两个个与与非非门门交交叉连接叉连接而成，使其具有而成，使其具有记忆记忆功能。功能。它它有有两两个个输输出出端端 Q 和和，两者的逻辑状态应相反。两者的逻辑状态应相反。有两个稳定状态：有两个稳定状态：(1)Q=0 0，Q=1 1，称为称为复位复位状态状态(0 0 态态)；(2)Q=1 1，Q=0 0，称为称为置位置位状态状态(1 1 态态)。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路有两个直接输入端有两个直接输入端 RDSD平时固定接高电位平时固定接高电位，处于处于 1 态。态。加加负负脉脉冲冲后后，触触发发器器的的状状态态发发生翻转。生翻转。SD直接置位端直接置位端(也称置也称置 1 端端)RD直接复位端直接复位端(也称置也称置 0 端端)加触发负脉冲时加触发负脉冲时Q 端的端的波形图波形图为了分析方便，设：为了分析方便，设：Qn 为原来的状态，称为原态为原来的状态，称为原态；Qn+1 为加触发信号后的状态，为加触发信号后的状态，称为称为 新态或新态或 次态。次态。Q&逻辑图逻辑图G1G2第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路Q&逻辑图逻辑图G1G2由逻辑图可求出基本由逻辑图可求出基本 RS 触发器的逻辑式触发器的逻辑式也可简记为也可简记为以以下下分分四四种种情情况况分分析析其其状状态态转换和逻辑功能。转换和逻辑功能。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路当当 端端加加负负脉脉冲冲时时，不不论论触触发发器器的初始状态是的初始状态是 1 态，还是态，还是 0 态，均有态，均有即即将将触触发发器器置置 0 0 或或保保持持 0 0 态态。当当负负脉脉冲冲除除去去后触发器的状态保持不变，实现后触发器的状态保持不变，实现记忆记忆功能。功能。即置即置 0 0 端有信号端有信号状态转换过程图解状态转换过程图解Q&逻辑图逻辑图G1G2第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路即置即置 1 端有信号端有信号即即将将触触发发器器置置 1 或或保保持持 1 态态。当当负负脉脉冲冲除除去去后后触触发发器器的的状状态态保保持持不不变变，实实现现记记忆忆功能。功能。当当端端加加负负脉脉冲冲时时，不不论论触触发发器器的的初初始始状状态态是是 1 态态，还还是是 0 态态，均均有有状态转换过程图解状态转换过程图解G1G2Q&逻辑图逻辑图第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路这种情况，这种情况，即将触发器保持原状态不变。即将触发器保持原状态不变。这这种种输输入入状状态态下下，当当负负脉脉冲冲除除去去后后，将将由由各各种种偶偶然然因因素素决决定触发器的最终状态，因而定触发器的最终状态，因而禁止出现禁止出现。基本基本 RS 触发器的逻辑状态表触发器的逻辑状态表 Q0 01 10 01 10 01 11 11 1不变不变0 00 0禁用禁用第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路2可控可控RS 触发器触发器SRQ图形符号图形符号S1SR1RC1CP&Q&RSCP逻辑电路逻辑电路增加了增加了 G3 和和 G4 组成的导引电路，组成的导引电路，时时钟钟脉脉冲冲 CP 是是一一种种控控制制命命令令，通通过过导导引引电电路路实实现现对对输输入入端端 R和和 S 的的控控制制，即即当当 CP=0 0 时时，不不论论 R 和和 S 端端的的电电平平如如何何变变化化，G3 门门和和 G4 门门的的输输出出均均为为 1 1，基本触发器保持原状态不变。基本触发器保持原状态不变。S 是置是置 1 1 信号输入端，高电平有效信号输入端，高电平有效R 是置是置 0 0 信号输入端，高电平有效信号输入端，高电平有效增加了时钟脉冲输入端增加了时钟脉冲输入端 CPG1G2G4G3第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路只只有有当当时时钟钟脉脉冲冲来来到到后后，即即 CP=1 时时，触触发发器器才才按按 R、S 端端的的输输入入状状态态 来来决决定定其其输输出出状态。状态。和和是直接置是直接置 0 0 和直接置和直接置 1 1 端端，就是不经过时钟脉，就是不经过时钟脉冲的控制可以对基本冲的控制可以对基本 触发器置触发器置 0 0 或置或置 1 1，一般用于，一般用于强迫强迫置置位位。在工作过程中它们处于在工作过程中它们处于 1 1 态。态。可控可控RS 触发器的逻辑式触发器的逻辑式&Q&RSCP逻辑电路逻辑电路G1G2G3G4第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路可可分分四四种种情情况况分分析析 CP=1 1 时时触触发发器器的的状状态态转转换换和和逻逻辑辑功能，见下表。功能，见下表。可控可控 RS 触发器的逻辑状态表触发器的逻辑状态表 Qn+100Q Qn n01110011不不定定RS可可见见当当输输入入信信号号 R 和和 S 的的状状态态相相反反时时，时时钟钟脉脉冲冲来来到到后后，输输出出 Q 端端的的状状态态总是与总是与 S 端相同。端相同。&Q&RSCP逻辑电路逻辑电路G1G2G3G4第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路CPRS可控可控RS 触发器的工作波形图触发器的工作波形图(初态初态 Q=0 0)Q不定不定因因为为 RS 触触发发器器的的输输入入信信号号组组合合存存在在着着禁禁用用组组合合，所所以为了克服这种现象引出了以为了克服这种现象引出了JK 触发器、触发器、D 触发器。触发器。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.1.2JK 触发器触发器主主触触发发器器的的输输出出 端端 Q 与与从从触触发发器器的的 S 端端相相连连，端端与与从从触触发发器器的的 R 端端相相连连。非非门门的的作作用用是是使使两个触发器的时钟脉冲信号反相。两个触发器的时钟脉冲信号反相。它它由由两两个个可可控控RS 触触发发器器串串联联组组成成，分分别别称称为为主主触触发发器器和和从从触触发发器器。J 和和 K 是是信信号号输输入入端端，它它们们分分别别与与和和 Q 构构成成与与逻逻辑辑关关系系，成成为为主主触触发发器的器的 S 端和端和 R 端，即端，即SRQ图形符号图形符号J1JK1KC1CPQJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路逻辑功能分析逻辑功能分析(1)J=1 1，K=1 1设设时时钟钟脉脉冲冲来来到到之之前前(CP=0 0)触触发发器器的的初初始始状状态为态为 0 0。这时主触发器的。这时主触发器的 当时钟脉冲来到后当时钟脉冲来到后(CP=1)，Q 端由端由 0 0 1 1，使从触发器的，使从触发器的S=1 1，R=0 0，当当 CP 从从 1 1 下下跳跳为为 0 0 时时，非非门门输输出出为为 1 1，从从触触发器也翻转为发器也翻转为 1 1 态，从触发器与主触发器的状态是一致的。态，从触发器与主触发器的状态是一致的。反反之之，设设触触发发器器的的初初始始状状态态为为 1 1，同同样样可可分分析析出出，主主、从从触发器都触发器都翻转为翻转为 0 0。QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路JK 触发器计数波形触发器计数波形图图CPQJK 触触发发器器在在 J=1 1，K=1 1 的的情情况况下下，来来一一个个时时钟钟脉脉冲冲，它就翻转一次它就翻转一次，即即 Qn+1=，此时触发器具有计数功能。，此时触发器具有计数功能。Qn第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路设设触触发发器器的的初初始始状状态态为为 0 0。当当 CP=1 1 时时，由由于于主主触触发发器器的的 S=0 0，R=0 0，Q 端端的的状状态态仍仍为为 0 0，保保持持不不变变。当当 CP 下下跳跳时时，由由于于从从触触发发器器的的 S=0 0，R=0 0，也也保保持持 0 0 态态不不变。变。(2)J=0 0，K=0 0如如果果初初始始状状态态为为 1 1，同同样样可可分分析析出出，一一个个时时钟钟脉脉冲冲来来到到后后，将保持将保持 1 1 态不变。即态不变。即第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路QJKCPQSRCP主主触触发发器器从从触触发发器器1SR逻辑电路逻辑电路(3)J=1 1，K=0 0可可分分析析出出不不管管触触发发器器原原来来处处于于什什么么状状态态，一一个个时时钟钟脉脉冲冲来来到到后后，输输出出一一定是定是 1 1 态。态。(4)J=0 0，K=1 1可可分分析析出出不不管管触触发发器器原原来来处处于于什什么么状状态态，一一个个时时钟钟脉脉冲冲来到后，输出一定是来到后，输出一定是 0 0 态。态。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路主主从从型型触触发发器器具具有有在在CP 从从 1 1 下下跳跳为为 0 0 时时翻翻转转的的特特点点，也也就就是是具具有有在在时时钟钟脉冲脉冲下降沿下降沿触发的特点。触发的特点。主从型主从型 JK 触发器的逻辑状态表触发器的逻辑状态表 Qn+10 00 0 Qn0 01 10 01 10 01 11 11 1JKQnJK 触发器波形图触发器波形图第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.1.3D 触发器触发器总总之之，输输出出端端 Q 的的状状态态和和该该脉脉冲冲来来到到之之前前输输入入端端 D 的的状状态一致。即态一致。即SRQJ1JK1KC1CP1D逻辑图逻辑图可可以以将将 JK 触触发发器器转转换换为为D 触发器，如触发器，如右右图所示图所示。当当 D=1 1，即即 J=1 1，K=0 0 时时，在在 CP 的的下下降降沿沿触触发发器器翻翻转为转为(或保持或保持)1 1 态；态；当当 D=0 0，即即 J=0 0，K=1 1 时时，在在 CP 的的下下降降沿沿触触发发器器翻翻转为转为(或保持或保持)0 0 态。态。数据触发器数据触发器第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路逻辑逻辑符号符号SRQD1DC1CPD 触发器的逻辑状态表触发器的逻辑状态表DnQn+10 00 01 11 1国国内内生生产产的的 D 触触发发器器主主要要是是维维持持阻阻塞塞型型，是是在在时时钟钟脉脉冲冲的的上上升升沿沿触发翻转，图形符号如下触发翻转，图形符号如下上升沿上升沿D 触发触发器器逻辑逻辑符号符号SRQD1DC1CPD 触发器上升沿波形图触发器上升沿波形图第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路Q1DC1CPD 触发器转换触发器转换为为 T 触发器触发器也也可可将将 D 触触发发器器转转换换为为 T 触触发发器器，如如下图所示。下图所示。它的逻辑功能是每来一它的逻辑功能是每来一个时钟脉冲，翻转一次，即个时钟脉冲，翻转一次，即，具有，具有计数功能计数功能。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.2寄存器寄存器寄寄存存器器用用来来暂暂时时存存放放参参与与运运算算的数据和运算结果。的数据和运算结果。14.2.1数码寄存器数码寄存器 下下图图是是由由可可控控 RS 触触发发器器(上上升升沿沿触触发发)组组成成的的 4 位位数数码码寄寄存存器器，这是并行输入这是并行输入/并行输入的寄存器。工作之初要先清零。并行输入的寄存器。工作之初要先清零。4 位数码寄存器位数码寄存器第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.2.2移位寄存器移位寄存器移移位位寄寄存存器器不不仅仅有有存存放放数数码码而而且且有有移移位位的的功功能能。所所谓谓移移位位，就就是是每每当当来来一一个个移移位位正正脉脉冲冲，触触发发器器的的状状态态便便向向右右或或向向左左移移 1 位。位。移位脉冲移位脉冲CPQJKQ0QJKQ1QKQ3QJKQ21清零清零D数码输入数码输入 上上图图是是由由 JK 触触发发器器组组成成的的4位位移移位位寄寄存存器器。FF0 接接成成 D 触触发发器器，数数码码由由 D 端端输输入入。设设寄寄存存的的二二进进制制数数为为 10111011，按按移移位位脉脉冲冲(即即时时钟钟脉脉冲冲)从从高高位位到到低低位位依依此此串串行行送送到到 D 端端。经经过过四四个个时钟脉冲，数码依次存入各触发器。时钟脉冲，数码依次存入各触发器。FF3 FF2 FF1 FF0第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路移位脉冲数移位脉冲数寄存器中的数码寄存器中的数码移位过程移位过程 Q3 Q2 Q1 Q001234 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 1 1 清零清零 左移左移 1 位位 左移左移 2 位位 左移左移 3 位位 左移左移 4 位位Q0Q1Q2Q3QJKQJKQKQJK1清零清零D数码输入数码输入移移位位寄寄存存器器状状态态表表 FF3 FF2 FF1 FF0第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.3计数器计数器计计数数器器能能累累计计输输入入脉脉冲冲的的数数目目，可可以以进进行行加加法法、减减法或法或两者两者兼有的计数。兼有的计数。可可分分为为二二进进制制计计数数器器、十十进进制制计计数数器器及及任任意意进进制制计计数器。数器。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.3.1二进制计数器二进制计数器4 位二进制加法计数器的状态表位二进制加法计数器的状态表 计数计数 脉冲脉冲数数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0012345678 0 00 00 00 0 0 00 00 01 1 0 00 01 10 0 0 00 01 11 1 0 01 10 00 0 0 01 10 01 1 0 01 11 10 0 0 01 11 11 1 1 10 00 00 00 12345678 计数计数 脉冲脉冲数数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q09101112131415 1 10 00 01 1 1 10 01 10 0 1 10 01 11 1 1 11 10 00 0 1 11 10 01 1 1 11 11 10 0 1 11 11 11 1 9 10111213141516 0 00 00 00 0 0 第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路1异步二进制加法计数器异步二进制加法计数器由二进制加法计数器的状态表可见由二进制加法计数器的状态表可见：(1)每来一个时钟脉冲每来一个时钟脉冲，最低位触发器翻转一次最低位触发器翻转一次；(2)高位触发器在相邻的低位触发器从高位触发器在相邻的低位触发器从 1 1 变为变为 0 0 进位时翻转。进位时翻转。可用可用 4 个主从型个主从型 JK 触发器来组成异步触发器来组成异步 4 位二进制加法计数器位二进制加法计数器。由由于于计计数数脉脉冲冲不不是是同同时时加加到到各各触触发发器器，它它们状态的变换有先有后，因而是异步计数器。们状态的变换有先有后，因而是异步计数器。Q3Q2Q0Q1QJKFF3QJKFF2CPCPQJKFF1CPQJKFF0清零清零CP计数脉冲计数脉冲第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路二进制加法计数器的工作波形图二进制加法计数器的工作波形图(以以 3 位为例位为例)Q0Q1Q2CP1 2 3 4 5 6 7 8Q3Q2Q0Q1QJKFF3QJKFF2CPCPQJKFF1CPQJKFF0清零清零CP计数脉冲计数脉冲第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路 计数计数 脉冲数脉冲数 二进制数二进制数Q3Q2Q1Q0012345678 0 00 00 00 0 0 00 00 01 1 0 00 01 10 0 0 00 01 11 1 0 01 10 00 0 0 01 10 01 1 0 01 11 10 0 0 01 11 11 1 1 10 00 00 0 计数计数 脉冲数脉冲数 二进制数二进制数Q3Q2Q1Q091011121314151 10 00 01 1 1 10 01 10 01 10 01 11 11 11 10 00 01 11 10 01 11 11 11 10 01 11 11 11 116 0 00 00 0 0 0 2同步二进制加法计数器同步二进制加法计数器第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路2同步二进制加法计数器同步二进制加法计数器如如果果计计数数器器仍仍由由四四个个主主从从型型 JK 触触发发器器组组成成，由由二二进进制制加加法计数器的状态表可得出各位触发器法计数器的状态表可得出各位触发器 J、K 端的逻辑关系式：端的逻辑关系式：(1)第一位触发器第一位触发器 FF0，每来一个时钟脉冲就翻转一次，每来一个时钟脉冲就翻转一次，故故 J0=K0=1 1；(2)第第二二位位触触发发器器 FF1，在在 Q0=1 1 时时再再来来一一个个时时钟钟脉脉冲冲才才翻转，故翻转，故 J1=K1=Q0；(3)第第三三位位触触发发器器 FF2，在在 Q1=Q0=1 1 时时再再来来一一个个时时钟钟脉脉冲才冲才 翻转，故翻转，故 J2=K2=Q1 Q0；(4)第第四四位位触触发发器器 FF3，在在 Q2=Q1=Q0=1 1 时时再再来来一一个个时时钟脉冲才翻转，故钟脉冲才翻转，故 J3=K3=Q2 Q1 Q0。由上述逻辑关系可得出同步二进制加法计数器的逻辑图。由上述逻辑关系可得出同步二进制加法计数器的逻辑图。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路由主从型由主从型 JK 触发器组成的同步触发器组成的同步 4 位二进制加法计数器位二进制加法计数器QQQQQ3Q2Q0Q1CP1J1K FF3 FF2 FF1 FF0C11J1KC11J1KC11J1KC1第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.3.2十进制计数器十进制计数器8421 码十进制加法计数器的状态表码十进制加法计数器的状态表计数计数脉冲数脉冲数 二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q00123456789100 00 00 00 0 0 00 00 01 10 00 01 10 00 00 01 11 10 01 10 00 00 01 10 01 10 01 11 10 00 01 11 11 11 10 00 00 01 10 00 01 10 00 00 00 00 123456789进位进位1同步十进制加法计数器同步十进制加法计数器与与二二进进制制加加法法计计数数器器比比较较，来来第第十十个个脉脉冲冲不不是是由由 10011001 变变为为 10101010，而而是是恢恢复复 00000000。如如果果仍仍由由四四个个主主从从型型 JK 触触发发器器组组成成。J、K 端端的的逻辑关系式应作如下修改：逻辑关系式应作如下修改：(1)第第一一位位触触发发器器 FF0，每每来来一一个个时时钟钟脉脉冲冲就就翻翻转转一次，故一次，故 J0=1 1，K0=1 1；第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路(2)第第二二位位触触发发器器 FF1，在在Q0=1 1 时时再再来来一一个个时时钟钟脉脉冲冲才才翻翻转转，但但在在 Q3=1 1 时时不不得得翻翻转转，故，故，K1=Q0；计数计数 脉冲脉冲数数 二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q00123456789100 00 00 00 0 0 00 00 01 10 00 01 10 00 00 01 11 10 01 10 00 00 01 10 01 10 01 11 10 00 01 11 11 11 10 00 00 01 10 00 01 10 00 00 00 00 123456789进位进位(3)第第三三位位触触发发器器 FF2，在在Q1=Q0=1 1 时时再再来来一一个个时时钟钟脉脉冲冲翻翻转转，故故 J2=Q1 Q0，K2=Q1 Q0；(4)第第四四位位触触发发器器 FF3，在在 Q2=Q1=Q0=1 1 时时再再来来一一个个时时钟钟脉脉冲冲才才翻翻转转，当当来来第第十十个个脉脉冲冲时时应应由由 1 1 翻翻转转为为 0 0，故故 J3=Q2 Q1 Q0，K3=Q0。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路由上述逻辑关系可得出同步十进制加法计数器的逻辑图。由上述逻辑关系可得出同步十进制加法计数器的逻辑图。由主从型由主从型 JK 触发器组成的同步十进制加法计数器触发器组成的同步十进制加法计数器计数脉冲计数脉冲QQQQQ3Q2Q0Q1CP清零清零 FF3 FF2 FF1 FF01J1KC11J1KC11J1KC11J1KC1第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路十进制加法计数器的工作波形图十进制加法计数器的工作波形图CP1 2 3 4 5 6 7 8 9 10Q0Q1Q2Q3第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路2二二 五五 十进制计数器十进制计数器下下面面给给出出 CT74LS290 型型二二 五五 十十进进制制计计数数器器的的逻逻辑辑图图、外引线排列图和功能表。外引线排列图和功能表。它有两个时钟脉冲输入端，输入计数脉冲它有两个时钟脉冲输入端，输入计数脉冲 CP0 和和 CP1。R0(1)和和 R0(2)是清零输入端是清零输入端；S9(1)和和 S9(2)是置是置“9”输入端。输入端。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路CT74LS290 型计数器的逻辑图型计数器的逻辑图当当 R0(1)和和 R0(2)端端全全为为 1 1时时，将将四四个个触触发发器器清清零零；当当 S9(1)和和 S9(2)端端全全为为 1 1 时时，Q3 Q2 Q1 Q0=10011001，即即表表示示十十进进制数制数 9。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CP0JKJKJKJKCP1&R0(1)R0(2)S9(1)S9(2)第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路CT74LS290型计数器的功能表型计数器的功能表 R0(1)R0(2)S9(1)S9(2)Q3Q2Q1Q01 11 10 0 0 00 00 00 00 0 1 11 11 10 00 01 1 0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 计数计数计数计数计数计数计数计数第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路使用说明使用说明(1)只输入计数脉冲只输入计数脉冲 CP0，由，由 Q0 输出，为二进制计数器。输出，为二进制计数器。(2)只只输输入入计计数数脉脉冲冲 CP1，由由 Q3、Q2、Q1 输输出出，为为五五进进制计数器。制计数器。(3)将将 Q0 端与端与 CP1 端连接端连接，即构成即构成 8421 码十进制计数器。码十进制计数器。利利用用其其清清零零端端进进行行反反馈馈置置 0 0，可可得得出出小小于于原原进进制制的的多多种种进制的计数器。进制的计数器。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路CT74LS290 型计数器外引线排列图型计数器外引线排列图1 2 3 4 5 6 714 13 12 11 10 9 8CT74LS290UCC R0(1)R0(2)CP1 CP0 Q0 Q3Q2 Q1S9(1)S9(2)GND第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路它它从从 00000000 开开始始计计数数，来来五五个个计计数数脉脉冲冲后后，变变为为 01010101，当当第六个脉冲来得到后，出现第六个脉冲来得到后，出现 01100110，Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 CP0六进制计数器六进制计数器下图为六进制计数器下图为六进制计数器的连接方法的连接方法：由由于于 Q2 和和 Q1 端端分分别别接接到到R0(2)和和 R0(1)清清零零端端，强强迫迫清清零零，01100110 这这一一状状态态转转瞬瞬即即逝逝，显显示示不不出出，立立即回到即回到 00000000。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 CP0九进制计数器九进制计数器 例例 1 数数字字钟钟表表中中的的分分、秒秒计计数数器器都都是是六六十十进进制制，试试用用两两片片 CT74LS290 型二型二 五五 十进制计数器连成六十进制电路。十进制计数器连成六十进制电路。下图为九进制的连接方法下图为九进制的连接方法第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路 解解 六六十十进进制制计计数数器器由由两两位位组组成成，个个位位(1)为为十十进进制制，十十位位(2)为为六六进进制制。个个位位的的最最高高位位 Q3 连连到到十十位位的的 CP0，个个位位十十进进制制计计数数器器经经过过十十个个脉脉冲冲循循环环一一次次，每每当当第第十十个个脉脉冲冲来来到到后后 Q3 由由 1 1 变变为为 0 0，相相当当于于一一个个下下降降沿沿，使使 10 位位六六进进制制计计数数器器计计数数。经过六十个脉冲，个位和经过六十个脉冲，个位和十位十位计数器都恢复为计数器都恢复为 00000000。Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 Q3 Q2 Q1 Q0S9(1)S9(2)R0(1)R0(2)C0 C1 CP0个位个位(1)十位十位(2)第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.4由由 555 计时器组成的单稳态计时器组成的单稳态触发器和无稳态触发器触发器和无稳态触发器14.4.1555 定时器定时器以以 CB555 为为例例进进行行分分析析，下下面给出电路和外引线排列图。面给出电路和外引线排列图。+_+_Q5 k 5 k 5 k 8+UCC452713C1C26T+电路图电路图CB555 定定时时器器含含有有两两个个电电压压比比较较器器 C1 和和 C2、一一个个基基本本 RS 触触发发器器、一一个个放放电电晶晶体体管管 T 以以及及由由三三个个 5 k 的的电电阻组成的分压器。阻组成的分压器。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路1 2 3 48 7 6 5CB555外引线排列图外引线排列图各外引线的功能：各外引线的功能：1 为接为接“地地”端。端。2 为低电平触发端。为低电平触发端。当当 2 端的输入电压高于时，端的输入电压高于时，C2 的输出为的输出为 1 1；当输入电压低于时，；当输入电压低于时，C2 的输出为的输出为 0 0，使基本使基本 RS 触发器置触发器置 1 1。3 为为输输出出端端。输输出出电电流流可可达达 200 mA，由由此此可可直直接接驱驱动动继继电电器器、发发光光二二极极管管、扬扬声声器器、指指示示灯灯等等。输输出出高高电电压压约约低低于于电源电压电源电压 UCC 1 3 V。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路4 为为复复位位端端，由由此此输输入入负负脉脉冲冲(或或使使其其电电位位低低于于 0.7 V)可可使触发器直接复位使触发器直接复位(置置 0 0)。5 是是电电压压控控制制端端，在在此此端端可可外外加加一一电电压压以以改改变变比比较较器器的的参参考考电电压压。不不用用时时，经经 0.01 F 的的电电容容接接“地地”，以以防防止止干干扰扰的引入。的引入。6 为高电平触发端。为高电平触发端。当当 6 端的输入电压低于时，端的输入电压低于时，C1 的输出为的输出为 1 1；当输入电压高于时，；当输入电压高于时，C1 的输出为的输出为 0 0，使基本使基本 RS 触发器置触发器置 0 0。7 为放电端为放电端，当触发器的端为，当触发器的端为 1 1 时，放电晶体管时，放电晶体管 T 导通，外接电容元件通过导通，外接电容元件通过 T 放电。放电。8 为电源端为电源端，外加电压范围为，外加电压范围为 5 18 V。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.4.2由由 555 定时器组成的单稳态触发器定时器组成的单稳态触发器触发脉冲由触发脉冲由 2 端端输入输入1单稳态触发器电路图单稳态触发器电路图0.01 F+UCCRCuC+_+_Q5K 5K 5K 8+UCC45273C1C26T+UCCuOuiRC 为外接元件为外接元件6 端端 7 端端连连在在一一起接起接 C5 端端接接一一小小电电容容防干扰防干扰第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路uORC+UCCuI12376584555 接线图接线图工作原理如下：工作原理如下：1稳定状态稳定状态(0 t1)在在 t1 以前，触发脉冲尚未输入，以前，触发脉冲尚未输入，uI 为为 1 1，其值于，其值于，比较器，比较器 C2 的输出为的输出为 1 1。若触发器的原状态。若触发器的原状态，则则晶晶体体管管 T 饱饱和和导导通通，uC 0.3 V，故故 C1 的输出也为的输出也为 1 1，触发器的状态保持不变。触发器的状态保持不变。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路uORC+UCCuI12376584555 接线图接线图 1稳定状态稳定状态(0 t1)若若，则，则 T 截止，截止，+UCC 通过通过 R 对对 C 充电充电，当当 uC 上升略高于上升略高于时，比较器时，比较器 C1 的输出为的输出为 0 0，使触发器，使触发器翻转为翻转为。结结论论：在在稳稳定定状状态态时时，Q=0 0，即即输输出出电电压压 uO 为为 0 0，见波形图。见波形图。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路tOt2t1tuCOt1t3tuOOtp2暂稳态暂稳态(t1 t2)波形图波形图uI在在 t1 时时刻刻，输输入入触触发发负负脉脉冲冲，其其幅度低于幅度低于，故，故 C2 的输出为的输出为 0 0，将触发器置将触发器置 1 1，uO 由由 0 0 变为变为 1 1，电路进入暂稳态。这时因，放电路进入暂稳态。这时因，放电管电管 T 截止，截止，电源又对电源又对 C 充电，当充电，当 uC 上升略高于时上升略高于时(在在 t3 时刻时刻)，C1 的的输输出出为为 0 0，从从而而使使触触发发器器自自动动翻翻转转到到 Q=0 0 的稳定状态。此后电容的稳定状态。此后电容 C 迅速放电。迅速放电。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路uItOt2t1tuCOt1t3tuOOtP输输出出 uO 为为矩矩形形脉脉冲冲，其其宽宽度度为为(暂稳态持续时间暂稳态持续时间 tp)tp=RCln3=1.1RC单单稳稳态态触触发发器器常常用用于于脉脉冲冲整整形形和定时控制等方面。和定时控制等方面。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路多多谐谐振振荡荡器器也也称称无无稳稳态态触触发发器器，它它没没有有稳稳定定状状态态，同同时时毋毋须须外外加加触触发发脉脉冲冲，就就能能输输出出一一定定频频率率的的矩矩形形脉脉冲冲(自激振荡自激振荡)。14.4.3由由555定时器组成的多谐振荡器定时器组成的多谐振荡器+_+_Q5 k 5 k 5 k 8+UCC452713C1C26T+多谐振荡器电路图多谐振荡器电路图+UCCCuCR1R2+UCCuO第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路+_+_Q5 k 5 k 5 k 8+UCC452713C1C26T+多谐振荡器电路图多谐振荡器电路图+UCCCuCR1R2+UCCuO下下图图是是由由 CB555 定定时时器器组组成成的的多多谐谐振振荡荡器器。R1、R2 和和 C 是外接元件。是外接元件。接接通通电电源源 UCC后后，它它经经 R1 和和 R2对电容对电容 C 充电充电当当 uC 上升略高于上升略高于比较器比较器 C1 的的输输出出为为 0 0，将将触触发发器器置置 0 0，则则 uO 为为 0 0 第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路555 接线图接线图uCR1C+UCC12376584R2多谐振荡器接线图多谐振荡器接线图uO这这时时，放放电电管管 T 导导通通，电电容容 C 通通过过 R2 和和 T 放电，放电，uC 下降。下降。当当 uC下降下降，略低于略低于时时，比比较较器器 C2 的的输输出出为为 0 0，将将触触发发器器置置 1 1，uO 又又由由 0 0 变变为为 1 1。由由于于，放放电电管管 T 截截止止，UCC 又又经经 R1 和和 R2 对对电电容容 C 充充电电。如如此此重重复复上上述述过程，过程，uO 为连续的矩形波。为连续的矩形波。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路tuCOt1t3tuOOtp1tp2多谐振荡器波形图多谐振荡器波形图第第一一个个暂暂稳稳态态的的脉脉冲冲宽宽度度 tp1，即电容，即电容 C 充电的时间：充电的时间：tp1 (R1+R2)Cln2=0.7(R1+R2)C第第二二个个暂暂稳稳态态的的脉脉冲冲宽宽度度 tp2，即电容，即电容 C 放电的时间：放电的时间：tp2 R2C ln2=0.7R2C振荡周期振荡周期T=tp1+tp2=0.7(R1+2R2)C第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路*14.5举例应用举例应用14.5.1数字钟数字钟原理电路由三部分组成。原理电路由三部分组成。1标准秒脉冲发生电路标准秒脉冲发生电路这部分电路由石英晶体这部分电路由石英晶体 振荡器和六级十分频器组成。振荡器和六级十分频器组成。2时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路3时、分校准电路时、分校准电路第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路显示显示(时时)译码译码时计数器时计数器(二十四二十四进制进制)显示显示(分分)译码译码分计数器分计数器(六十六十进制进制)显示显示(秒秒)译码译码秒计数器秒计数器(六十六十进制进制)&+5 V校校“时时”S2&石英晶体石英晶体 振荡器振荡器1整形整形106 Hz 105 Hz 104 Hz103 Hz102 Hz 10 Hz 1 Hz1s六级十分频器六级十分频器&+5 V校校“分分”S1G1G2G3第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路2时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路这这部部分分电电路路包包括括两两个个六六十十进进制制计计数数器器、一一个个二二十十四四进进制制计计数器以及相应的译码显示器。数器以及相应的译码显示器。3时、分校准电路时、分校准电路以校以校“分分”电路为例来说明。电路为例来说明。(1)在在正正常常计计时时时时，与与非非门门 G1 的的一一个个输输入入端端为为 1 1，将将它它打打开开，使使秒秒计计数数器器输输出出的的分分脉脉冲冲加加到到 G1 的的另另一一个个输输入入端端，并并经经G3 进进入入分分计计数数器器，而而此此时时 G2 有有一一个个输输入入端端为为 0 0，因因此此被被封封闭闭，校准用的秒脉冲进不去。校准用的秒脉冲进不去。(2)在在校校“分分”时时，按按下下开开关关 S1，情情况况与与(1)相相反反，G1 被被封封闭闭，G2 打打开开，标标准准秒秒脉脉冲冲直直接接进进入入分分计计数数器器，进进行行快快速速校校“分分”。时校准电路的工作原理与分校准电路相同。时校准电路的工作原理与分校准电路相同。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路14.5.2四人抢答电路四人抢答电路CT74LS1751234567816151413121110 9D1D2D3D4Q1Q3Q2Q4GNDCPUCC CT74LS175外引线排列图外引线排列图四四人人抢抢答答电电路路中中的的主主要要器器件件是是 CT74LS175 型型四四上上升升沿沿 D 触触发发器器，其其外外引引线线排排列列图图如如右右图图，它它的的清清零零端端和和时时钟钟脉脉冲冲 CP 是四个是四个 D 触发器共用的。触发器共用的。抢抢答答前前先先清清零零，Q1 Q4 均均为为 0 0，相相应应的的发发光光二二极极管管LED 都都不不亮亮；均均为为 1 1，与与非非门门 G1 的的输输出出为为 0 0，扬扬声声器器不不响响。同同时时，G2 输输出出为为 1 1，将将 G3 打打开开，时时钟钟脉脉冲冲 CP可可以以经经过过 G3 进进入入 D 确确触触发发器器的的 CP 端端。此此时时，由由于于 S1 S4 均均未未按按下下，D1 D4 均为均为 0 0，所以触发器的状态不变。，所以触发器的状态不变。第第第第14141414章章章章 触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路触发器和时序逻辑电路CT74LS175S1D1S2D2S3D3S4D41M 1M 1M 1M+5V300 300 300 300 Q1Q3Q2Q4LED&10k+5VCP3DG1008 G3G2G1&四人抢答电路四人抢答电路CP抢抢答答开开始始，若若 S1 首首先先被被按按下下，D1 和和 Q1 均均变变为为 1 1，相相应应的的发发光光二二极极管管亮亮；变变为为 0 0，G1 的的输输出出为为 1 1，扬扬声声器器响响。同同时时，G2 输输出出为为 0 0，将将G3 封封闭闭，时时钟钟脉脉冲冲 CP 便便不不能能经经过过 G3 进进入入 D 触触发发器器。由由于于没没有有时时钟钟脉脉冲冲，因因此此，再再按按其其他他按按钮钮，就就不不起起作作用用了了，触触发发器器的的状状态不会改变。态不会改变。0 01 10 01 11 10 010 0