资源描述
版图设计准则(Rule for performance)匹配抗干扰版图设计准则(Rule for performance1匹配设计在集成电路中，集成元件的绝对精度较低，如电阻和电容，误差可达20%30%由于芯片面积很小，其经历的加工条件几乎相同，故同一芯片上的集成元件可以达到比较高的匹配精度，如1%，甚至0.1%模拟集成电路的精度和性能通常取决于元件匹配精度匹配设计在集成电路中，集成元件的绝对精度较低，如电阻和电容，2匹配设计失配：测量所得的元件值之比与设计的元件值之比的偏差归一化的失配定义：设X1,X2为元件的设计值，x1,x2为其实测值，则失配为：匹配设计失配：测量所得的元件值之比与设计的元件值之比的偏差3匹配设计失配可视为高斯随机变量若有N个测试样本1,2,N，则的均值为：方差为：匹配设计失配可视为高斯随机变量4匹配设计称均值m为系统失配称方差s为随机失配失配的分布：3失配：|m|+3 s概率99.7%匹配设计称均值m为系统失配5匹配设计失配的原因随机失配：尺寸、掺杂、氧化层厚度等影响元件值的参量的微观波动(fluctuation)随机失配可通过选择合适的元件值和尺寸来减小系统失配：工艺偏差，接触孔电阻，扩散区相互影响，机械压力，温度梯度等系统失配可通过版图设计技术来降低匹配设计失配的原因6匹配设计随机统计波动(Fluctuations)周围波动(peripheral fluctuations)发生在元件的边沿失配随周长的增大而减小区域波动(areal fluctuations)发生在元件所覆盖的区域失配随面积的增大而减小匹配设计随机统计波动(Fluctuations)7匹配设计电容随机失配两个大小均为C的电容的失配：Kp和ka分别为周围波动和区域波动的贡献，均是常量一般地，电容失配与面积的平方根成反比，即容量为原来2倍，失配减小约30%不同大小电容匹配时，匹配精度由小电容决定匹配设计电容随机失配8匹配设计电阻随机失配两个阻值为R、宽度为W的电阻的失配：Kp和ka分别为周围波动和区域波动的贡献，均是常量一般地，电阻失配与宽度成反比，即阻值为原来2倍，失配为原来的一半不同阻值的电阻，可通过调整宽度来达到相同的匹配精度匹配设计电阻随机失配9匹配设计晶体管匹配：主要关心元件之间栅源电压（差分对）和漏极电流（电流镜）的偏差栅源电压失配为：漏极电流失配为：Vt,k为元件间的阈值电压和跨导之差，Vgs1为第1个元件的有效栅电压，k1,k2为两个元件的跨导对于电压匹配，希望Vgs1小一些(0.1V)，但对电流匹配，则希望Vgs1大一些(0.3V)匹配设计晶体管匹配：主要关心元件之间栅源电压（差分对）和漏极10匹配设计晶体管随机失配在良好的版图设计条件下阈值电压跨导均与栅面积的平方根成反比CVt和Ck是工艺参数背栅掺杂分布的统计波动（区域波动）线宽变化，栅氧的不均匀，载流子迁移率变化等（边沿和区域波动）匹配设计晶体管随机失配CVt和Ck是工艺参数背栅掺杂分布的统11匹配设计系统失配 工艺偏差(Process Bias)在制版、刻蚀、扩散、注入等过程中的几何收缩和扩张，所导致的尺寸误差接触孔电阻对不同长度的电阻来说，该电阻所占的分额不同多晶硅刻蚀率的变化(Variations in Polysilicon Etch Rate)刻蚀速率与刻蚀窗的大小有关，导致隔离大的多晶宽度小于隔离小的多晶宽度扩散区相互影响同类型扩散区相邻则相互增强，异类型相邻则相互减弱均与周围环境有关匹配设计系统失配 均与周围环境有关12匹配设计系统失配 梯度效应压力、温度、氧化层厚度的梯度问题，元件间的差异取决于梯度和距离匹配设计系统失配 13匹配设计系统失配例子 电阻电阻设计值之为2：1由于poly2刻蚀速度的偏差，假设其宽度偏差为0.1u，则会带来约2.4%的失配接触孔和接头处的poly电阻，将会带来约1.2%的失配；对于小电阻，失配会变大2u5u4u15R=R(Leff)/(Weff)R=996欧姆Wp=0.1u匹配设计系统失配例子 电阻2u5u4u15R=R(14匹配设计系统失配例子 电容20um20um10um10um假设对poly2的刻蚀工艺偏差是0.1um，两个电容的面积分别是(10.1)2和(20.1)2，则系统失配约为1.1%匹配设计系统失配例子 电容20um20um10um10u15匹配设计降低系统失配的方法元件单元整数比降低工艺偏差和欧姆接触电阻的影响加dummy元件保证周围环境的对称匹配元件间距离尽量接近公用重心设计(common-centroid)减小梯度效应匹配元件与其他元件保持一定距离减小扩散区的相互影响匹配设计降低系统失配的方法16匹配设计降低系统失配的例子加dummy的电阻匹配Dummy元件宽度可以小一些悬空会带来静电积累！匹配设计降低系统失配的例子Dummy元件宽度可以小一些悬空会17匹配设计降低系统失配的例子一维公用重心设计二维公用重心设计匹配设计降低系统失配的例子18匹配设计降低系统失配的例子单元整数比(R1:R2=1:1.5)均匀分布和公用重心Dymmy元件R1R2R1R2R2R1R1R2dummydummy匹配设计降低系统失配的例子R1R2R1R2R2R1R1R2d19匹配设计降低系统失配的例子单元整数比(8:1)加dummy元件公用重心布局问题：布线困难，布线寄生电容影响精度C1C2匹配设计降低系统失配的例子C1C220匹配设计降低系统失配的例子方向一致加dummy保证周围环境对称M1M2M1M2DSDSM1M2DSDSDSDSdummydummyD,S不再对称！匹配设计降低系统失配的例子M1M2M1M2DSDSM1M2D21匹配设计降低系统失配的例子加dummy保证多晶刻蚀速率一致M1M2M3M1M2M3dummydummy多晶刻蚀速率不一致多晶刻蚀速率一致匹配设计降低系统失配的例子M1M2M3M1M2M3dummy22匹配设计降低系统失配的例子加dummy导线保持环境对称公用重心以减小梯度效应不对称互为镜像匹配设计降低系统失配的例子不对称互为镜像23匹配设计降低系统失配的例子叉指结构交叉耦合结构D1D2S122dummydummy1D1SD2SD1共同点：对梯度效应和倾斜注入不敏感21D2SD112D1SD2匹配设计降低系统失配的例子D1D2S122dummydumm24匹配设计降低系统失配的例子匹配晶体管与其他晶体管保持相当距离，以免引起背栅掺杂浓度的变化，导致阈值电压和跨导的变化dddddd 2倍阱深！匹配设计降低系统失配的例子dddddd 2倍阱深！25抗干扰设计数模混合电路的版图布局屏蔽滤波抗干扰设计数模混合电路的版图布局26抗干扰设计数模混合集成电路中的版图布局模拟和数字电源地的分离模拟电路和数字电路、模拟总线和数字总线尽量分开而不交叉混合 根据各模拟单元的重要程度，决定其与数字部分的间距的大小次序 Analog PowerDigital PowerDigitalAnalog抗干扰设计数模混合集成电路中的版图布局Analog Powe27抗干扰设计电容的屏蔽电路中的高阻接点接上极板，以减小寄生和屏蔽干扰；电容下面用接地的阱来屏蔽衬底噪声CAP此地应为“干净”地！可独立接出，不与其他电路共享抗干扰设计电容的屏蔽电路中的高阻接点接上极板，以减小寄生和屏28抗干扰设计敏感信号线的屏蔽增大线间距周围放置地线抗干扰设计敏感信号线的屏蔽增大线间距周围放置地线29抗干扰设计敏感信号线的屏蔽包围屏蔽缺点：到地的寄生电容较大；加大了布线的难度抗干扰设计敏感信号线的屏蔽包围屏蔽30抗干扰设计敏感电路的屏蔽用接地的保护环(guard ring)保护环应接“干净”的地N阱较深，接地后可用来做隔离PdiffNwell抗干扰设计敏感电路的屏蔽PdiffNwell31抗干扰设计加滤波电容电源线上和版图空余地方可填加MOS电容进行电源滤波对模拟电路中的偏置电压和参考电压加多晶电容进行滤波偏置参考抗干扰设计加滤波电容偏置参考32抗干扰设计加滤波电容电源线上和版图空余地方可填加MOS电容进行电源滤波对模拟电路中的偏置电压和参考电压加多晶电容进行滤波P-P CAPMOS CAP抗干扰设计加滤波电容P-P CAPMOS CAP33
展开阅读全文