反相器电路版图及特性

三、反相器电路、版图及特性 1、反相器的电路、工作原理 2、反相器的时序特性 3、反相器的版图设计和设计规则 4、版图设计中的 闩锁效应 5、如何驱动大的负载 1、 反相器晶体管电路图、工作原理 Vin M1 M2 OUT 0 off on 1 1 on off 0 真值表 PMOS NMOS (1) 当 Vin=0时， VGS2=-5V, VGS1=-0V |VGS2|Vthp|, VGS1Vthn PMOS导通 NMOS截止 output=1 (2) 当 Vin=1时， VGS2=0V, VGS1=+5V |VGS2|Vthn PMOS截止 NMOS导通 output=0 Effects of changing the bn/bp Ratio =KPn*W/L 在工艺相同的情 况下，一般 KPn=3KPp 如果要使得 n= p 则必须要满足 （ W/L)p=3(W/L)n 2、 反相器的时序特性 (1)Rise and Fall times are measured between the 10% and 90% points in a transition. (tr 和 tf 的定义） (2)Delay time is measured between the 50% point in the input and the 50% point in the output. 反相器的延迟 延迟时间的计算 (估算） l o a doutpt o tpP L H CCRCRt l o a doutnt o tnP H L CCRCRt tP=(tPLH+tPHL)/2， 如果要使 tPLH=tPHL 则要 Rp=Rn， 也就是 n= p， 则必须要满足 （ W/L)p=3(W/L)n， 我们定义一个标准延迟单位的倒相器为： n= p， （ W/L)p=3(W/L)n， (W/L)n=1/1, （ W/L)p=3 ， 此时倒相器的标准延迟为 T。（ 负载也为一个标准 倒相器）。 1 1 1 2 T 2T 2 2 T 反相器输出尖峰的形成 尖峰是由于 Cgd电 容的存在，高频的 输入信号通过它造 成的 . 反相器的反转点 (了解 ） (1) 反相器的输入信号和输出信号相等的点叫反转点。 (2) 在反转点流过 NMOS和 PMOS的电流相等。 (3) Therefore VSP is given by: 22 22 T H PSPDDpT H NSPn VVVVV bb p n p n T H PDDT H N SP VVV V b b b b 1 Power Consumption (1)功耗和频率 f成正比，和 VDD2成正比。 c l kDDL o a d DDL o a d a v gDDa v g fVCT VCIVP 22 3、反相器的版图 单个晶体管版图 1 2 5 3 T r a n s i s t o r W(器件沟道宽度 ) L(沟道长度 ) CMOS Process Layers(CMOS 工艺层次 ) Layer Polysilicon Metal1 Metal2 Contact To Poly Contact To Diffusion Via Well (p,n) Active Area (n+,p+) Color Representation Yellow Green Red Blue Magenta Black Black Black Select (p+,n+) Green Intra-Layer Design Rules(设计规则 ) 规定各层次的最小宽度和最小间距 ,相关层次之间的最 小间距 . Metal2 4 3 10 9 0 W ell Ac ti ve 3 3 Polysilicon 2 2 Di ff eren t Po te nt ialSam e Po ten ti al M eta l1 3 3 2 Co nt act or V ia Sel ect 2 or 6 2 H ol e NWELL(N阱 ) Poly(多晶硅 ) P+(P扩散 ) N+(N扩散 ) Contact(接触孔 ) Metal(金属 ) 反相器版图 CMOS层次 MASK1# MASK2# MASK3# MASK4# MASK5# MASK6# 掩模版层次 版图文件 : GDSII,CIF格式 版图设计 生成 MASK 交给工厂生产 版图设计工程 师完成 掩模工厂完成 芯片前道工厂完成 版 图 处 理 流 程 两种典型的倒相器版图 (Two Typical Inverter Layout Styles) 4、闩锁效应 (Latch-up) 此尖峰可以导致闩锁效应 (latch-up). 通过 C2 电容的下降沿尖峰使得晶体 管 Q2导通 . 电流流经晶体管 Q2 导致 RW1 和 RW2 上的电压下降 ,并使得 Q1管导通 . 流经 晶体管 Q1 的电流在电阻 RS1 和 RS2 上产生压降 ,使得 Q2进一步导通 . 通过 C1的上升沿尖峰具有和前面同 样的效果 . 闩锁效应的解决方法 (Solutions to Latch-up) 1、放慢上升 /下降时间来减少尖 峰的幅度 . 2、缩小漏极区域的大小来减少 电容 C1 和 C2值 . 3、把衬底和阱接触靠近晶体管 的漏极来减小电阻 RW1 和 RS2 的值 . 4、将 n+ 和 p+ 区域围绕关键电 路 . 这些措施 (叫做 保护环 ) 是很有效 ,但是很占空间限制 了多晶硅作为互连层的作用 . 5、 需要大电流驱动的情况下， 尽量使用无需 PMOS的电路 结构。 多级驱动用于改善大负载时 的开关时间 . 比例因子可以用 : 优化的驱动级的数目可以用 公式表示： 多级驱动器的延迟： 5、驱动大负载 (Driving Large Loads) N in load C CA 1 1 1 ln in lo a dCCN 1 1 111 1 )( in in l o a d outpn T o t a lP L HP H LD e l a y C C CCRRN ttt N Cload = 20pF 大晶体管的版图 (Layout of Large Transistors) 分布式线驱动器 (Distributed Line Drivers) （ 了解） inoutpnP L HP H L CCRRtt 1011 inoutpn inoutinoutpnP L HP H L CCRR CCCCRRtt 72 55 11 11 驱动长线 Driving Long Lines (Transmission Line Issues)(了解） 第一项是倒相器驱动总电容产生的延迟 . 第二项 Second term is the delay associated with the transmission line. Third term is the charging time of the load through the line resistance. l o adl o adoutpnP L HP H L Clrr c lClcCRRtt 211 35.0 其他倒相器电路 (Other Inverter Circuits)（ 了解） 电路 a) 是 NMOS 倒相器 ,可以避免闩锁效应 . 电路 b) 和 c) 用 PMOS 负载 , 在实现多输入逻辑 . 在所有的情况下 ,负载器件的电阻至少是有源器件电阻的 4 倍 . 线驱动器电路 (Line Driver Circuits) （ 了解） 由于 CMOS倒相器具 有闩锁效应 , 因此大输 出驱动器通常采用只 有 NMOS 晶体管来制 造 .