JTAG各类接口针脚定义及含义

JTAG各类接口针脚定义及含义JTAG（Joint Test Action Group ；联合测试工作组）是一种国际标准测试协 议（IEEE 1149. 1兼容），主要用于芯片内部测试。现在多数的高级器件都支持 JTAG协议，如DSP、FPGA器件等。标准的J TAG接口是4线：TMS、TCK、TDI、 TDO,分别为模式选择、时钟、数据输入和数据输出线。JTAG最初是用来对芯片进行接口编辑JTAG最初是用来对芯片进行测试的，JTAG的基本原理是在器件内部定义一 个TAP （Test Access Port；测试访问口）通过专用的JTAG测试工具对内部节 点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG 链，能实现对各个器件分别测试。如今，JTAG接口还常用于实现ISP（In-System Programmer，在系统编程），对FLASH等器件进行编程。JTAG 编程方式是在线编程，传统生产流程中先对芯片进行预编程然后再装 到板上，简化的流程为先固定器件到电路板上，再用J TAG编程，从而大大加快 工程进度。JTAG接口可对DSP芯片内部的所有部件进行编程。JTAG引脚定义具有JTAG 口的芯片都有如下JTAG引脚定义：TCK测试时钟输入；TDI测试数据输入，数据通过TDI输入JTAG 口；TDO测试数据输出，数据通过TD O从J TAG 口输出；TMS测试模式选择，TMS用来设置JTAG 口处于某种特定的测试模式。可选引脚TRST测试复位，输入引脚，低电平有效。含有JTAG 口的芯片种类较多，如CPU、DSP、CPLD等。JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和 TMS进行状态的改变，实现数据和指令的输入。JTAG芯片的边界扫描寄存器JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯 片的相应引脚，每一个独立的单元称为BSC(Boundary-Scan Cell)边界扫描单 元。这个串联的 BSC 在 IC 内部构成 JTAG 回路，所有的 BSR(Boundary-Scan Regis ter)边界扫描寄存器通过JTAG测试激活，平时这些引脚保持正常的IC功 能。JTAG 在线写 Flash 的硬件电路设计JTAG在线写Flash的硬件电路设计和与PC的连接方式以含 J TAG 接口的 St rongARM SA1110 为例，Flash 为 Int el 28F128J32 16MB 容量。SA1110 的 JTAG 的 TCK、TDI、TMS、TDO 分别接 PC 并口的 2、3、4、11 线 上，通过程序将对JTAG 口的控制指令和目标代码从PC的并口写入JTAG的BSR 中。在设计PCB时,必须将SA1110的数据线和地址线及控制线与Flash的地线、 数据线和控制线相连。因SA1110的数据线、地址线及控制线的引脚上都有其相 应BSC，只要用JTAG指令将数据、地址及控制信号送到其BSC中，就可通过BSC 对应的引脚将信号送给Flash，实现对Flash的操作。JTAG的系统板设计和连线 关系如图 3 所示。使用TAP状态机的指令实行对Flash的操作通过TCK、TMS的设置，可将JTAG设置为接收指令或数据状态。JTAG常用 指令如下：SAMPLE/PRELOAD用此指令采样BSC内容或将数据写入BSC单元；EXTEST当执行此指令时，BSC的内容通过引脚送到其连接的相应芯片的 引脚，我们就是通过这种指令实现在线写Flash的；BYPASS此指令将一个一位寄存器置于BSC的移位回路中，即仅有一个一 位寄存器处于TDI和TDO之间。在PCB电路设计好后，即可用程序先将对JTAG的控制指令，通过TDI送入 JTAG控制器的指令寄存器中。再通过TDI将要写Flash的地址、数据及控制线 信号入BSR中，并将数据锁存到BSC中，用EXTEST指令通过BSC将写入Flash。软件编程在线写Flash的程序用Turbo C编写。程序使用PC的并行口，将程序通过 含有JTAG的芯片写入Flash芯片。程序先对PC的并口初始化，对JTAG 口复位 和测试，并读Flash,判断是否加锁。如加锁，必须先解锁，方可进行操作。写 Flash之前，必须对其先擦除。将JTAG芯片设置在EXTEST模式，通过PC的并 口，将目标文件通过JTAG写入Flash，并在烧写完成后进行校验。程序主流程 如图4所示。通过JTAG的读芯片ID子程序如下：voidid_command(void)putp(l,O,IP);/Run-Test/Idle;使 JTAG 复位putp(1,0,IP);/Run-Test/Idleputp(1,0,IP);/Run-Test/Idleputp(1,0,IP);/Run-Test/Idleputp(1,1,IP);put p(l,l,IP);/选择指令寄存器put p(l,0,IP);/捕获指令寄存器put p(l,0,IP);/移位指令寄存器putp(0,0,IP);/SA1110JTAG 口指令长度 5 位，IDC0DE 为 01100putp(1,0,IP);putp(1,0,IP);putp(0,0,IP);putp(0,0,IP);put p(0,1,IP);/退出指令寄存器put p(1,1,IP);/更新指令寄存器，执行指令寄存器中的指令 putp(1,0,IP)；/Run-Test/Idleputp(1,0,IP);/Run-Test/Idleputp(1,0,IP);/Run-Test/Idleputp(1,1,IP);putp(1,0,IP);if(check_id(SA1110ID) error_out(failedtoreaddeviceIDfortheSA-1110);put p(l,l,IP);/退出数据寄存器put p(l,l,IP);/更新数据寄存器putp(l,O,IP);/Run-Test/Idle,使 JTAG 复位 putp(1,0,IP);/Run-Test/Idleputp(1,0,IP);/Run-Test/Idle 电路设计和编程中的注意事项 Flash芯片的WE、CE、OE等控制线必须与SA111O的BSR相连。只有这样， 才能通过BSR控制Flash的相应引脚。 JTAG 口与PC并口的连接线要尽量短，原则上不大于15cm。 Flash在擦写和编程时所需的工作电流较大，在选用系统的供电芯片时， 必须加以考虑。 为提高对Flash的编程速度，尽量使TCK不低于6MHz，可编写烧写Flash 程序时实现。说明编辑通常所说的 JTAG 大致分两类，一类用于测试芯片的电气特性，检测芯片是 否有问题；一类用于Debug，一般支持JTAG的CPU内都包含了这两个模块。一个含有J TAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接 口访问CPU的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，SOC(比如 4510B，44Box，AT91M系列)内置模块的寄存器，象UART, Timers，GPIO等等的 寄存器。上面说的只是J TAG接口所具备的能力，要使用这些功能，还需要软件的配 合，具体实现的功能则由具体的软件决定。例如下载程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要参 照SOC DataSheet的寄存器说明，设置RAM的基地址，总线宽度，访问速度等 等。有的SOC则还需要Remap，才能正常工作。运行Firmware时，这些设置由 Firmware的初始化程序完成。但如果使用J TAG接口，相关的寄存器可能还处在 上电值，甚至是错误值，RAM不能正常工作，所以下载必然要失败。要正常使用， 先要想办法设置RAM。在ADW中，可以在Console窗口通过Let命令设置，在 AXD中可以在Console窗口通过Set命令设置。定义编辑JTAG（Joint Test Action Group ，联合测试行动小组 ） 是一种国际标准 测试协议，主要用于芯片内部测试及对系统进行仿真、调试， JTAG 技术是一种 嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP （ Test Access Port ，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。如今大多数比较复杂的器件都支持 JTAG 协议，如 ARM 、 DSP 、 FPGA 器 件等。标准的 JTAG 接口是 4 线： TMS 、 TCK 、 TDI 、 TDO ，分别为测试 模式选择、测试时钟、测试数据输入和测试数据输出。如今 JTAG 接口的连接有 两种标准，即 14 针接口和 20 针接口，其定义分别如下所示。14 针 J TAG 接口1、13VCC 接电源2、4、6 、 8 、 10 、 14GND 接地3nTRST测试系统复位信号5TDI测试数据串行输入7TMS测试模式选择9TCK测试时钟11TDO测试数据串行输出12NC未连接20 针 JTAG 接口1 VTref 目标板参考电压，接电源2 VCC 接电源3 nTRST 测试系统复位信号4、6、8、10、12、14、16、18、20 GND 接地5 TDI测试数据串行输入7 TMS测试模式选择9 TCK测试时钟11 RTCK测试时钟返回信号13 TDO测试数据串行输出15 nRESET 目标系统复位信号17、 19 NC 未连接10 针 J TAG 接口仿真器端口 AVR端口备注1. TCK TCK2. NC NC3. TDO TDO4. Vtref VCC5. TMS TMS6. nSRST RESET7. NC / Vsupply NC / VCC JTAG ICE 仿真器：VCC； JTAG ICE mkII 仿真 器：NC8. nTRST NC ATMEL尚且保留该端口，如今暂不使用它，未来可能会使用9. TDI TDI10. GND GND测试的，JTAG的基本原理是在器件内部定义一个TAP（Test Access Por t；测试访问口）通过专用的J TAG测试工具对内部节点进行测试。 JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现 对各个器件分别测试。如今，JTAG接口还常用于实现ISP（In-System Programmer, 在系统编程），对FLASH等器件进行编程。JTAG编程方式是在线编程，传统生产流程中先对芯片进行预编程然后再装 到板上，简化的流程为先固定器件到电路板上，再用J TAG编程，从而大大加快 工程进度。JTAG接口可对DSP芯片内部的所有部件进行编程。JTAG引脚定义具有JTAG 口的芯片都有如下JTAG引脚定义：TCK测试时钟输入；TDI测试数据输入，数据通过TDI输入JTAG 口；TDO测试数据输出，数据通过TD O从J TAG 口输出；TMS测试模式选择，TMS用来设置JTAG 口处于某种特定的测试模式。可选引脚TRST测试复位，输入引脚，低电平有效。含有JTAG 口的芯片种类较多，如CPU、DSP、CPLD等。JTAG内部有一个状态机，称为TAP控制器。TAP控制器的状态机通过TCK和 TMS 进行状态的改变，实现数据和指令的输入。JTAG芯片的边界扫描寄存器JTAG标准定义了一个串行的移位寄存器。寄存器的每一个单元分配给IC芯 片的相应引脚，每一个独立的单元称为BSC(Boundary-Scan Cell)边界扫描单 元。这个串联的BSC在IC内部构成JTAG回路，所有的BSR(Boundary-Scan Regis ter)边界扫描寄存器通过JTAG测试激活，平时这些引脚保持正常的IC功 能。JTAG在线写Flash的硬件电路设计JTAG在线写Flash的硬件电路设计和与PC的连接方式以含 J TAG 接口的 St rongARM SA1110 为例，Flash 为 Int el 28F128J32 16MB 容量。SA1110 的 JTAG 的 TCK、TDI、TMS、TDO 分别接 PC 并口的 2、3、4、11 线 上，通过程序将对JTAG 口的控制指令和目标代码从PC的并口写入JTAG的BSR 中。在设计PCB时,必须将SA1110的数据线和地址线及控制线与Flash的地线、 数据线和控制线相连。因SA1110的数据线、地址线及控制线的引脚上都有其相 应BSC，只要用JTAG指令将数据、地址及控制信号送到其BSC中，就可通过BSC 对应的引脚将信号送给Flash，实现对Flash的操作。JTAG的系统板设计和连线 关系如图 3 所示。使用TAP状态机的指令实行对Flash的操作通过TCK、TMS的设置，可将JTAG设置为接收指令或数据状态。JTAG常用 指令如下：SAMPLE/PRELOAD用此指令采样BSC内容或将数据写入BSC单元；EXTEST当执行此指令时，BSC的内容通过引脚送到其连接的相应芯片的 引脚，我们就是通过这种指令实现在线写Flash的；BYPASS此指令将一个一位寄存器置于BSC的移位回路中，即仅有一个一 位寄存器处于TDI和TDO之间。在PCB电路设计好后，即可用程序先将对JTAG的控制指令，通过TDI送入 JTAG控制器的指令寄存器中。再通过TDI将要写Flash的地址、数据及控制线 信号入BSR中，并将数据锁存到BSC中，用EXTEST指令通过BSC将写入Flash。软件编程在线写Flash的程序用Turbo C编写。程序使用PC的并行口，将程序通过 含有JTAG的芯片写入Flash芯片。程序先对PC的并口初始化，对JTAG 口复位 和测试，并读Flash,判断是否加锁。如加锁，必须先解锁，方可进行操作。写 Flash之前，必须对其先擦除。将JTAG芯片设置在EXTEST模式，通过PC的并 口，将目标文件通过JTAG写入Flash，并在烧写完成后进行校验。程序主流程 如图4所示。通过JTAG的读芯片ID子程序如下：1234567891011voidid_command(void)putp(l,O,IP);/Run-Test/Idle;使 JTAG 复位put p(l,O,IP);/Run-Tes t/Idleput p(l,O,IP);/Run-Tes t/Idleput p(l,O,IP);/Run-Tes t/Idle put p(l,l,IP);put p(l,l,IP);/选择指令寄存器put p(l,O,IP);/捕获指令寄存器put p(l,O,IP);/移位指令寄存器putp(0,0,IP);/SA1110JTAG 口指令长度 5 位，IDCODE 为 01100 put p(l,O,IP);131415161718192021222324252627282930程序时实现。通常所说的 JTAG 大致分两类，一类用于测试芯片的电气特性，检测芯片是 否有问题；一类用于Debug，一般支持JTAG的CPU内都包含了这两个模块。put p(l,O,IP);put p(O,O,IP);put p(O,O,IP);put p(O,l,IP);/退出指令寄存器put p(l,l,IP);/更新指令寄存器，执行指令寄存器中的指令putp(l,O,IP)； /Run-Test/Idleput p(l,O,IP);/Run-Tes t/Idleput p(l,O,IP);/Run-Tes t/Idleput p(l,l,IP);put p(l,O,IP); if(check_id(SA1110ID) error_out(“failedtoreaddevicelDfortheSA-1110);put p(l,l,IP);/退出数据寄存器put p(l,l,IP);/更新数据寄存器putp(l,O,IP);/Run-Test/Idle,使 JTAG 复位put p(l,O,IP);/Run-Tes t/Idleput p(l,O,IP);/Run-Tes t/Idle电路设计和编程中的注意事项 Flash芯片的WE、CE、OE等控制线必须与SA1110的BSR相连。只有这样， 才能通过BSR控制Flash的相应引脚。 JTAG 口与PC并口的连接线要尽量短，原则上不大于15cm。 Flash在擦写和编程时所需的工作电流较大，在选用系统的供电芯片时， 必须加以考虑。 为提高对Flash的编程速度，尽量使TCK不低于6MHz，可编写烧写Flash一个含有J TAG Debug接口模块的CPU，只要时钟正常，就可以通过JTAG接 口访问CPU的内部寄存器和挂在CPU总线上的设备，如FLASH，RAM，SOC（比如 4510B，44Box，AT91M系列）内置模块的寄存器，象UART，Timers，GPIO等等的 寄存器。上面说的只是J TAG接口所具备的能力，要使用这些功能，还需要软件的配 合，具体实现的功能则由具体的软件决定。例如下载程序到RAM功能。了解SOC的都知道，要使用外接的RAM，需要参 照SOC DataSheet的寄存器说明，设置RAM的基地址，总线宽度，访问速度等 等。有的SOC则还需要Remap，才能正常工作。运行Firmware时，这些设置由 Firmware的初始化程序完成。但如果使用J TAG接口，相关的寄存器可能还处在 上电值，甚至是错误值，RAM不能正常工作，所以下载必然要失败。要正常使用， 先要想办法设置RAM。在ADW中，可以在Console窗口通过Let命令设置，在 AXD中可以在Console窗口通过Set命令设置。JTAG（Joint Test Action Group ，联合测试行动小组 ） 是一种国际标准 测试协议，主要用于芯片内部测试及对系统进行仿真、调试， JTAG 技术是一种 嵌入式调试技术，它在芯片内部封装了专门的测试电路 TAP （ Test Access Port ，测试访问口），通过专用的 JTAG 测试工具对内部节点进行测试。如今大多数比较复杂的器件都支持JTAG协议，如ARM、DSP、FPGA器 件等。标准的 JTAG 接口是 4 线： TMS 、 TCK 、 TDI 、 TDO ，分别为测试 模式选择、测试时钟、测试数据输入和测试数据输出。如今 JTAG 接口的连接有 两种标准，即 14 针接口和 20 针接口，其定义分别如下所示。14 针 JTAG 接口1、13VCC 接电源2、4、6 、 8 、 10 、 14 GND 接地3nTRST测试系统复位信号5TDI测试数据串行输入7TMS测试模式选择9TCK测试时钟11TDO测试数据串行输出12NC未连接20 针 JTAG 接口1 VTref 目标板参考电压，接电源2 VCC 接电源3 nTRST 测试系统复位信号4、6、8、10、12、14、16、18、20 GND 接地5 TDI测试数据串行输入7 TMS测试模式选择9 TCK测试时钟11 RTCK测试时钟返回信号13 TDO测试数据串行输出15 nRESET 目标系统复位信号17、 19 NC 未连接10 针 JTAG 接口仿真器端口 AVR端口备注1. TCK TCK2. NC NC3. TDO TDO4. Vtref VCC5. TMS TMS6. nSRST RESET7. NC / Vsupply NC / VCC JTAG ICE 仿真器：VCC； JTAG ICE mkII 仿真 器：NC8. nTRST NC ATMEL尚且保留该端口，如今暂不使用它，未来可能会使用9. TDI TDI10. GND GNDJTAG有lOpin的、14pin的和20pin的，尽管引脚数和引脚的排列顺序不 同，但是其中有一些引脚是一样的，各个引脚的定义如下。一、引脚定义Test Clock Input (TCK)强制要求 1TCK在IEEE1149.1标准里是强制要求的TCK为TAP的操作提供了一个独立 的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。Test Mode Selection Input 仃 MS)强制要求 2TMS信号在TCK的上升沿有效。TMS在IEEE1149.1标准里是强制要求的。TMS信号用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状 态间相互转换。Test Data Input (TDI)强制要求 3TDI在IEEE1149.1标准里是强制要求的。TDI是数据输入的接口。所有要输 入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。Test Data Output (TDO)强制要求 4TDO在IEEE1149.1标准里是强制要求的。TDO是数据输出的接口。所有要从 特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的(由TCK驱 动)。Test Reset Input (TRST)-可选项 1这个信号接口在IEEE 1149.1标准里是可选的，并不是强制要求的。TRST可 以用来对 TAPController 进行复位(初始化)。因为通过 TMS 也可以对 TAP Con troll进行复位(初始化)。所以有四线JTAG与五线J TAG之分。(VTREF) 一-强制要求5接口信号电平参考电压一般直接连接Vsupply。这个可以用来确定ARM的JTAG接口使用的逻辑电平(比如3.3V还是5.0V?)Return Test Clock ( RTCK) -可选项 2可选项，由目标端反馈给仿真器的时钟信号，用来同步TCK信号的产生，不使 用时直接接地。System Reset ( nSRST)可选项 3可选项，与目标板上的系统复位信号相连，可以直接对目标系统复位。同时可 以检测目标系统的复位情况，为了防止误触发应在目标端加上适当的上拉电阻。USER IN用户自定义输入。可以接到一个IO上，用来接受上位机的控制。USER OUT用户自定义输出。可以接到一个IO上，用来向上位机的反馈一个状态由于J TAG经常使用排线连接，为了增强抗干扰能力，在每条信号线间加上 地线就出现了这种20针的接口。但事实上，RTCK、USER IN、USER OUT 一般都 不使用，于是还有一种14针的接口。对于实际开发应用来说，由于实验室电源 稳定，电磁环境较好，干扰不大。二、20、14、10pin JTAG的引脚名称与序号对应关系值得注意的是，不同的IC公司会自己定义自家产品专属的Jtag头，来下载或 调试程序。嵌入式系统中常用的20、14、10pin JTAG的信号排列如下：VREFP12nc -TRSTNi34pGNDTDIi56 JpGNDTMSi7SpGNDTCKj910pGND-nc1112pGNDTDOo1314pGNDSRSTNod1516pGND-ncJ7J8pGND-no1920pGND20针不带RTCKVREFp12nc -TRSTNi34PGNDTDII56PGNDTMSirTaPGNDTCKI910PGNDRTCKo1112PGNDTDO01314PGNDSRST_Nad：1516PGND-nc17sPGND-nc1920PGND2D针帯RTCKVREF TRST_N TDI TMS TCK TDOVREFGNDGNDGNDGNDGNDSRST_NGND HEADER 4X2需要说明的是，上述Jtag头的管脚名称是对IC而言的。例如TDI脚，表示该脚应该与 IC 上的 TDI 脚相连，而不是表示数据从该脚进入 download cable。实际上10针的只需要接4根线，4号是自连回路，不需要接，1，2接的都 是1管脚，而8， 10接的是GND，也可以不接。附转接板电路：