汽车尾灯及音乐播放电路设计(模电和数电)

目录第一部分：汽车尾灯控制电路设计第一章设计背景及要求第二章系统概述2.1设计思想及方案选择2.2各功能块的组成2.3工作原理第三章单元电路设计与分析3.1各单元电路的选择3.2设计及工作原理分析第四章电路的组构与调试4.1遇到的主要问题4.2现象记录及原因分析4.3解决措施及效果4.4功能的测试方法、步骤，记录的数据第五章结束语5.1对设计题目的结论性意见及进一步改进的意向说明5.2总结设计的收获与体会参考文献附图设计背景及要求 实际背景：随着经济的发展，汽车越来越被人们所需要，而由此也引 发了一系列的问题。比如，因为汽车的突然转向所引发的车祸经常出 现。如果汽车转弯可以通过尾灯状态的变化来确定就可以提示司机、 行人朋友们车子正在转弯，一定程度的避免车祸的发生。本课程设计 是关于汽车尾灯控制电路的设计，根据汽车尾灯显示状态与汽车运行 状态的关系，分析并设计电路。实际要求：用发光二级管模拟汽车尾部尾部左右两侧各有3个指示灯。 用开关模拟左转，右转，刹车，倒车和检查控制。当在汽车正常运行时 指示灯全灭；在右转弯键按下时，右侧3个指示灯按右循环顺序以1HZ 频率点亮；在左转弯键按下时，左侧3个指示灯按左循环顺序以1HZ频 率点亮；在刹车键按下时，所有指示灯同时长亮。当倒车键按下，汽车 所有尾灯以1HZ的频率闪烁，同时蜂鸣器以0.5S响，0.5S停地方式工 作。四个按键优先级别最高为倒车。若转弯键和刹车同时按下，则转弯 侧的灯轮流循环亮，另一侧的灯长亮。若左右转弯键按下，则做刹车键 处理。系统概述设计思想与方案选择分析设计设计要求可知，电路主要根据3个按键对两组3个发光二极管 进行控制。发光二级馆点亮有三种模式：循环点亮，闪烁，长亮。 发光二级馆循环点亮课以用移位寄存器产生的序列脉冲或者数据选择 分配器依序分配的脉冲信号控制，闪烁点亮和蜂鸣器可以用脉冲信号可 以采用一定的频率的脉冲信号控制。考虑到移位寄存器初始状态预置和 状态切换控制不便，拟采用数据控制译码器实现电路。左右两组尾灯的控制模式对称，所以采用相同的电路控制。每一组有3 路输出，采用三进制计数器空值24线译码器74139m控制74139。实 现。对于刹车键的控制，可以使用逻辑门控制发光二级管长亮或有刹车 键选通脉冲信号控制发光二级管闪烁。蜂鸣器采用20HZ到20KHZ的音频脉冲信号控制蜂鸣器，可以使蜂鸣器 鸣响，信号频率越高，音调越高。本实验要求蜂鸣器以0.5秒的时间间 隔鸣响。可以用以1HZ和1KHZ信号与以后去控制蜂鸣器信号。尾灯控制电路参考设计方案原理框图1 2 KHZ i 平osc T八适nQT计数器T译码器T逻辑控制电路T尾灯+蜂鸣器分频器1HZ1 r 工作原理：根据以上设计分析与功能描述，可得出汽车尾灯控制器的结构框图，如 上图所示，整个电路可由模式控制电路，三进制计数器，译码与显示驱 动电路，尾灯状态显示4部分组成。LP-2000开发装置面板上的1MHZ 的石英晶体振荡器经过分频器产生1KHZ和1HZ的信号，其中1HZ信号 经过计数器产生00,01,10三种状态，分别控制译码器的两个输入端， 实现灯的循环点亮，在逻辑控制电路中，实现了灯的长亮和闪烁两种状 态，此外，每个灯由三个电路信号控制，则使用一个三输入或门控制。 对于蜂鸣器比较简单，只要1KHZ与1HZ信号经过与门控制就可以按一定的逻辑输入蜂鸣器了。对应的状态真值表如下:A左转B右转C刹车D倒车左边长亮右边长亮左循环亮右循环量1HZ闪烁蜂鸣器响0000000000000100001100101100000011000011010000010001010000110110100100011100001110000010001001000011101001100010110000111100110000110100001111101100001111000011左边长亮电路逻辑：ACD + ABD右边长亮电路逻辑：:BCD + ABD左边边循环闪电路逻辑：ABD右边循环闪电路逻辑：ABD单元电路设计与分析分频器分频器用7490芯片实现。用7个7490实现10MHZ-1HZ共八个10倍分频，得到1 KHZ和1HZ的信号。当计数脉冲cp控制二进制计数器的时 钟CLKA,并以二级制计数器输出QA控制时钟CLKA，及构成8421BCD码 计数器，输出地高位为QD,QC,QB,QA.但QD其占空比为20%,故不采用。 如果计数脉冲时钟控制五进制计数器的时钟CLKA，并以五进制数的最高 位输出控制二进制时钟CLKA.即构成5421BCD码计数器。输出最高位为QA,QD,QC,QB,QA.最高位输出QA的占空比为50%,满足实验要求。设计图如下:7490SET9ASET9BQACLRAQBCLRBQCCLKAQDjiCLKBCOUNTER仿真波形:7490SET9ASET9BQACLRAQB一CLRBQC一CLKAQDCLKBhnstl.COUNTCR7490SET9ASET9BACLRAQBCLRBQCCLKAQDCLKBji.COUNTERI-lOOKHZ”7490SET9ASET9BACLRAQBCLRBQCCLKAQDCLKBIi.counter _1DKHZ7490!SET9AiSET9BQAiCLRAQB一iCLRBQC一CLKAQDCLKBhnsMCgUNTER t：:：. 1ODHZSET9ASET9BACLRAQBCLRBQCCLKAQDCLKBhnstS, COUNTER f7490SET9ASET9BACLRAQBCLRBQCCLKAQDCLKBhnsfi.COUNIIR.PSISET9ASET9B QA CLRA QB CLRB QC CLKA QD CLKB3U呻instt-:rawTIBArauEY3M74139MYDS石TIBAEY3M7413SM计数器和译码器控制电路电路: 采用7490进行三进制计数电路设计，用异步清零法使其变为三进制计 数器。QB,QC输出为：00,01, 10；复位信号为11的输出，译码器采用 74139m,计数器的输出控制译码器的两个输入，具体电路图如下:其中（inst3）译码器的使能端由控制左循环的逻辑信号控制，（inst4） 译码器的使能端由控制循环的逻辑控制。但因为74139M是高电平有效, 所以必须记住要取反。左边长亮电路，右边长亮电路；左边循环点亮电路，右边循环点亮电路 如下图，电路采用逻辑门控制实现。A,B,C,D分别接对应的引脚。0：.OptionValueLocationPIN 49Isinst25inst2t3OR2:iftstzB环点亮电路，右边循环点亮电路的输出协，左边长LocationPIN 485秒间断闪烁和蜂鸣器电路设计；.ifEtlS；出分别接对应的左右於个*因为1HZ的脉冲信号不能是蜂鸣器正常的工作，所以有1KHZ和1HZ信 号经过与门输出控制蜂鸣器就能实现0.5秒的时间间隔响。:SiJbi“电路的组构与调试匕二 fengmingqi总电路的实现如下：（具体的大图见附录）按自己的设计练好电路图调试：针对所使用的FPGA开发装置，选择输入按键和发光二级管，查阅FPGA 端口编号表，确定各个输入输出端口的引脚编号。注意发光二级管阴极 连接在一起，有FPGA的端口 DICE_COM控制，设计时需要在该片内将该 端口接高电平。建立好输入文件后，经过分析与综合，建立好仿真文件。 设计仿真，到项目编译和器件的编程，最后到功能的实时调试。调试遇到的问题1）当没有按下任何按键开关时，灯会一闪一闪的亮。该种情况是由于译码器的使能没有封锁导致的74139m译码器是高电平 有效，而我直接把按逻辑关系连接好的电路图输出接到译码器的使能 端，导致其一直有效。使输出的灯按期待的反方向工作，只要把左边循 环点亮电路，右边循环点亮电路的输出取反以后加到译码其实能端就可以解决问题了。2）三个灯循环亮时只有两个的循环。遇到这个问题时我开始以为是自己的逻辑关系出了问题，还用卡诺图在 整理了一遍，发现没有错。突然想起灯的循环是计数器和译码器控制的。 当我仿真计数器的波形时，发现了自己设计的只是二进制计数器。试验 中忽略了 7490是异步置位的。我把QB,QC=01作为复位信号了，故只产 生这种结果。只要把QB,QC=11做为复位信号就可以解决这个问题。3）电路的连线比较复杂，连接的线比较多。实验中的逻辑关系比较复杂，所要的连线比较多。要多使用多输入的与 门，或门等实现能在一定程度上减少联系。实验总结：本次设计是通过查阅各种资料和我们的讨论的思考做出来的。通过 画真值表，卡诺图化简得出了控制电路的逻辑表达式。因为电路时串联 的的，这个给我仿真带来了一定的好处，可以分部分来仿真实现。我就 自己安装了 QuartusII4.2仿真来。只要逻辑电路表达式没有问题，然 后连线时注意一点下细节。完成这次实验是没问题的。总的来说，这次 实验还是比较成功的。设计中的优点：基本实现了汽车在运行时候尾灯点亮方式的各种情况。设计中的不足：由于在行车的时候都是用开关控制的，所以每一个开关应该有一个消除 机械振动的装置，可以利用基本RS触发器来实现。在设计中可以只用 用一个74139来做，从而简化电路图。所以如果在时间允许的条件下可 以对这一系列的不足进行解决，从而是整个系统更加可靠。参考资料：基于FPGA的数字电路系统设计崔葛瑾西安电子科技大学出版社EDA技术与VHDL潘松清华大学出版社数字电子技术基础崔葛瑾电子工业出版社第二部分：音乐播放电路设计实验设计背景和要求随着科技的发展和人们对音乐的热爱，如何设计一个播放功能良好的音 乐播放器成为一个急需解决的问题。根据自己所学的知识和实验室提供 的硬件设施，本次实验希望通过电子音乐演奏电路的设计，介绍用频率 信号驱动蜂鸣器演奏电子音乐的原理，使同学掌握模可变计数器的设计 方法及只读存储器ROM的使用。实验设计要求设计一个具有3个8度音程的电子音乐自动循环播放音乐电路，具体的 曲目可以有设计者自由编辑，以简谱的二进制码形式存放在ROM的数据 文件中。系统概述设计思想20Hz至20KHz的音频脉冲信号控制蜂鸣器，可以使其根据控制信号的频 率发出不同的音调。一般的音乐我们可以用3个8度音程进行表现，不 同的音名和音程具有不同的频率，由此我们可以设计出电子电路根据音 符控制输入到蜂鸣器中的频率，从而发出我们想要的声音。低音频率（Hz）中音频率（Hz）高音频率（Hz）!261.61523.3+11046.52293.72537.321174.73329.63659.3r31313.54349.24698.51打1396.953925784151568a44068801517607493.97937.8171975.5各音高的频率关系：每两个相差8度的音高频率相差一倍.本设计需要实现3个8度音程的信号，具有21种不同的频率。若将分 频系数直接作为曲谱码存储，需要的曲谱码存储容量比较大。若根据分 频系数编码，21种频率只需5位码直接表示，使曲谱码存储器的容量大 大的减少，但另需一个存储器存储分频系数。方案选择音高控制：据简谱音符的音高控制蜂鸣器频率。数字电路中，模N的计 数器溢出信号的频率是计数脉冲信号频率的1/N。所以，可以设计一个 模可控的计数器实现不同的分频比，使溢出信号频率满足不同的音高要 求。由于三个8度音程中相同音名的信号频率相差一倍。所以在分频 系数不变时，将计数脉冲频率升高（或降低）一倍可使分频器的溢出信 号频率升高（或降低）一倍，音调升高（或降低）8度。音长控制：符音长由该音高频率信号的持续时间长短决定的。可采用一 个计数器对音长进行定时，计数脉冲周期是取一个存储单元的时间，决 定了该单元音符的持续时间。所以，可采用计数器对音长进行定时，计 数脉冲周期为所选乐谱中时值最短音符的时值，其它音符的音长定时可 根据其时值与最短音符音长的倍数关系持续不同的计数脉冲周期。音强控制：由于本设计实现的是一个简单的电子音乐播放器，无法表现 音强控制。但必须区分相同音高的音符连续与否。为了解决这个问题， 可以再连续相同强音间加上一个间断音区别两者的不同，间断音可以使 几个毫秒。数字单稳态电路可以解决这一个问题。间断码和强音吗放在 同一个单元，可以触发数字单稳电路产生间断控制信号EN,控制N分频 计数器clock的使能端.乐曲的循环播放控制：为了实现乐曲的循环播放，应该在乐曲结束时使曲 谱表的查表地址回到初始值。可在曲谱表的最后一个单元中存放一个结 束符，结束符的编码采用音程码的冗余码电路采用逻辑门对音程码进行 判断，当结束符码出现时时值计数器复位，乐曲实现了循环。昂曲 诸音名码3/存储弓/表各功能块的组成：分频系数M预置判断-间断音 L控制音程码enn分频分频蜂鸣器图（1）是音乐播放控工作原理曲谱码以分频数编码路参考设计参考设计率_选一个可预置的模N计数器实现。方案原理框图m音高信号分频由分频系数表和曲谱表都存在ROM中。若希望控制蜂鸣器信号脉冲的占空比为50%,分频器的输出信号采用二分频电路实现占空比整形，但必须注意信号的频率被降低一倍。图中M分频器的作用是产生合适的时值计 数脉冲频率。经过合适的电路设计和连接，蜂鸣器就能放出优美的乐章。 CP脉冲既是从10M的晶振中输出的脉冲波，它被分为两路进行传播 方向1：通过“M分频”此路信号作为时钟脉冲输入“时值计数器” 计数器便按照此时钟进行计时，其输出端连接“曲谱储存表”这就可 以使其按照地址访问ROM中的数据，从曲谱输出表ROM的输出端输出数 据。“曲谱储存表”中的音名码作为地址被送入“分频系数表”这样相 应的分频系数就被读了出来，然后被送进计数器的置数端，原始的信号 经过N分频便得到我们需要的信号，为了得到占空比为百分之五十的信 号，在N分频的输出端我们采用一个2分频器，最后驱动蜂鸣器。方向2： CP连续被两个二分频，最后连同自身被送入一个数据选择权器 的数据输入端口，这个数据选择器在这里我们称为“频率选择器”其 控制段接“曲谱储存表”输出的音程码，这样，根据音程码的要求把不 同频率的信号送入到N分频器中，便可以实现不同的音高。最后在整个电路中我们还要用到两个反馈环节。间断音控制环节,从“曲 谱储存表”中读出间断音控制位被送入间断音控制环节，这个环节的单 稳会产生一个相当于十分之一“音符播放长度”的脉冲，使得计数使能 无效产生间断。复位控制环节，音程码只能用到其中的三种组合，还有 一种就用作复位信号，当播放到最后一个音节的时候，复位信号有效， 经过复位控制产生一个有效电平使得时值计数器清零，实现音乐的循环 播放。单元电路设计与分析时钟电路:本实验中，我希望1秒钟播放1拍，频谱存储器中，一个存储 单元存放一个16分音符，则计数脉冲周期是0.25秒，即 4HZ.LP 2900开发装置中提供的是10MHZ的石英晶体振荡器OSC,故应该把它2500000分频。电路设计如下:其中，g4,g3经过与门输入计数器的复位端是实现音乐播放器的循 环播放。其cout端接时值计数器。时值计数器的q输出便可以当做地 址对ROM进行访问，由于我们存储的单元的音符在128到256间，所以 我们选择，8位地址线，在图形上表现出就是q7.0.曲谱存储表单元存储表单元：存储表采用了八进制显示按照我们制定的编码规则，读出的数据一共分为6位，如下表所示543210间断音音程码音名码1）梁祝2）两只老虎Addr+0+1+2+3+4*570011111111121212120813131313111111111011111111121212121813131313111111112013131313141414142815151515151515153013131313141414143815151515151515154015151516151515144813131313111111115015151516151515165815151514131313136011111111111111116805G50505111111117011111111111111117805G5050511111111801111111130000000Addr+0+11+2+3570011111111121212120813131313111111111G11111111121212121813131313111111112013131313141414142815151515151515153013131313141414143S15151515151515154015151516151515144813131313pi-1111115G15151516151515165815151514131313136Q111111111111111168050505Q51111111170111111111111111178050505G511111111SG111111113G0000QQ曲谱存储单元1pm)ronnil?：iL :x12.：0j ：分频系数表保用同步置数)词:int3L罔 yinyuebofangf已npi门，h已x*Addr+011*3+4*5*70Q477742553791357823392530N分频计数器Ipm coLirite2ZDi.T DDLrtersload data12.Oclockelk enq12.OCDUt各分频分频器和数据选择器：Cout输出直接接二分频器，clock接数据 选择器输出，data12.O接lpmROMl的输 出，sload是同步置数端。当计数其计到0 以后cout出高电平，使得同步置数sload 段有效，分频系数被从date12.0 段置入 计数器。用该计数器实现模可变的计数分 频功能。试验中为了方便我选择了 7490作为二分频电路，具体的连接如下。7490iSET9AiSET9B0.AiCLRAQBiCLRBQCCLKAQDiCLKBhnstl COUNTER7490-!SET9A-!SET9BQA-!CLRAQB-!CLRBQCCLKAQDCLKB5instfl COUNTERxuanzeCD OUtC1c2b图中选择模块是事先自己做好的，具体电路如卞:i rustS74153M:instCp输入信号是10MHZ信号，经过两个二分频，产生:5MHZ;2/5MHZ:信号, 经过数据选择器后输入到N分频计数器中。实现了 3个八度音程的信号 频率输出。数据选择器的输入为g3,g4.即音程控制信号。间断音控制电路:由于我们需要的间断音的长度是普通播放长度的十分之一，所以我们选 择250000分频。其输出端接一个数字单稳由两个D触发器构成，能产Iderom1C.AQDQDCO.JVTE 、GR9 3C2（高清晰见附录） 电路的组构与调试生一个脉冲宽度为输入脉冲正向的一个有效电平，使得计数使能暂时无效，实现间断。蜂鸣器连接电路：N分频信号输出进过二分频整流后脉冲占空比50%,避免了蜂鸣器的不正常工作导致的磁化。然后直接连接到蜂鸣器对应的接口中。二分频用7490实现。7490f.COyNTE,.fdoamsp 3总的实验连接图:data(i2 q0004CMc_en:j.COuKTE,.,SET9ASET9BQACLRAQBCLRBQCOLKAQDCLKBT COUhTTEROptionValueLocationPIN 46M 其1史m二 产 :決孑汙卡 -引出：亢非舒八匸 ；冥【5 乂间赫DT，:： x7:x8丸 x 10旺齐二 丸 x 11并花二宁 乂 其12齐齐行t2y Jhduan匡断音斤ecom分频系数显示= d2 治二j dOj KUigCrF音程码y mmy mm2xy Jims音名码间断音电路的调试；iNmis 尻弓二 产,iEt12“”outinhPKHU1CUESins-t :CCRMinst7 V输入输出波形：Iki nhValue 泌9. 5 ns-1 ps10.0 ns20.0 ns30. 0 ns40.0 ns可知当间断音码有效是，N分频器的计数脉冲的时钟使能会变得无效,产生一个时钟周期的停顿。对于二分频和数据选择器比较简单，本实验调试略去。调试中遇到的问题：1）存储其中的ROM的输出位数不会控制，原理不是很清楚，造成试验 无法进行。由于是第一次使用只读存储器，对其的具体用法不是很了解。输入输出 总接错，实验分析综合总出错。以下是我经过学习对存储表的一些了解： 对于频谱存储表，因为其存储单元只需128256之间，故只要八根地 址线就够了，里面存储的数据时6为二级制码，因此应该有6根地址线 输出，每一根地址线可以标上对应的标号。两个相同的标号表示地址线 相连接。对于分频系数存储表，只要存八个单元就可以了，故输入地址 线3根，因为存储最大数位为4777，故输出最少需要13根地址线。按 规则连好线就可以了。2）蜂鸣器的的声音不正常，只有几个声音。因为是间断音控制了 N分频器的使能端，故初步判定是间断音电平出现 了问题，原来是间断音电平搞反了，在输出接一个反响器后问题解决了。3）音乐不能循环播放。时值计数器中添加一个直接复位端，有g3,g4的与控制，同时在频 谱表中必须放一个结束音的存储单元，这样就能让音乐播放电路实现循 环播放。结束语对设计题目的结论性意见及进一步改进的意向说明按照实验以上的实验可以基本上完成了音乐播放的电路要求。但却不能实现音乐快速播放和CDEFG调的不同播放，下面是对本实验的一些改进。xuanzeshiyonginstlSOptionValueLocationPIN 63214binstZCoutc2其中shiyong和uanze是自己做好的模块图，实现分频和选择功能 tionValue1 nr-弭tinriPIN RR耀xuanze.bdf7490SEAStl9HQACLRAQBCLRBQCCLKAQLCLKBCO.MTE=7490SFT9AStl9H QACLRA QB CLRB QC CLKA QL CLKBCOLNTER74153MQUIPUI |Sr:A,B分别由按键控制，00表示原速播放，01表示快进2倍，10表示4倍快进，11表示暂停。 播放（CDEFG调的电路设计）如下：1）改进分频系数表和ROM存储器如下：.412 01-_Kk5.O.X其中k2.0还是由原来的g2.0控 制,但k5,k4,k3接上按键，控 制着其addr的高3位，决定着所播 放的曲调。按顺序依次放 CDEFGAB调的分频系数表Addr+010+011MOO*101*1101-111KKXXKQ4778425fi3792S579318923402531QoimQ425fi3300339232012S5S25522273oi omQ379230222S79257022952049011HQ3579319523532691240321461916100HHQ31892S4725422393214123982fiB6101mQ2S402535226421 BE19071702152011HXHQ2531226020171921171E1532136811 imQ00000QQ其中设ABC是对应的按键，这有:ABC对应播放的调000C001D010E011F100G101A110B111无效码总结设计的收获与体会本次实验熟练的掌握了利用宏功能模块创建逻辑符号，尤其是ROM和COUNTER的创建.对分频有了更好的了解。通过此次电路的设计，充分的 体会到电路设计的过程，从建立设计输入文件到分析综合建立仿真波 形，再到项目编译和器件编程，最后到功能实时调试。经过不断地修改 和完善，终于达到初步的目标，完成电路的设计。该实验虽然用到的音 乐知识比较多，开始让人感觉比较麻烦，可是了解了之后，最后还是用 到数字电子计数知识实现比较难。比如间断音的控制和模可变计数分频 器的设计，都充分考验了对数电知识应用的熟练程度。做实验前，我已 经做了预习，把一些模块提前做好了，所以实验的速度比较快。实验中 非常的需要发现问题，解决问题的能力，比如在试验中按给出的的参考 电路设计不能实现音乐播放器随时停止，只要让输入的信号和一个按键 与以后在输出就可已解决这个问题了，还有播放速度及播放音调的选择 的，这些都需要去不断的摸索解决的。但实验中还是暴露出一些问题， quartus软件基本功能不能掌握等。希望在以后的学习中不断地完善这 方面知识。总的来说，这次实验还是比较顺利的，能很好的完成音乐播 放电路的设计并力所能及的做了一些改进参考资料:基于FPGA的数字电路系统设计崔葛瑾西安电子科技大学出版社EDA技术与VHDL潘松清华大学出版社数字电子技术基础崔葛瑾电子工业出版社