AD公司DDS芯片选型

概述随着微电子技术的飞速发展，目前高性能的DDS产品不断推出，主要有AD、 Qualcomm、Sciteg和Stanford等公司单片电路。Qualcomm公司推出了 DDS系列： Q2220、Q2230、Q2334、Q2240、Q2368，其中 Q2368 的时钟频率为 130MHz，分辨 率为0.03Hz；美国AD公司也相继推出了他们的DDS系列：AD59*系列；AD983* 系列；AD9850、AD9851、可以实现线性调频的AD9852、两路正交输出的AD9854； 面向测试与测量设备、无线基站以及安全通信设备等应用的AD9912；低功耗、 低成本的AD9913； AD995*系列，具有低功耗，时钟速率400MHz、集成的14位 DAC、片上RAM、相位补偿、幅度控制和多芯片同步等功能，AD9951、带高速比 较器的AD9952、带RAM允许非线性相位/频率扫描的AD9953；有内置高速比较器、 RAM和自动线性频率扫描的AD9954、两路直接数字合成器件AD9958、四路直接 数字合成）器件AD9959。以及DDS为核心的QPSK调制器AD9853、数字上变频器 AD9856和AD9857。AD公司的DDS系列产品以其较高的性能价格比，目前得到了 极为广泛的应用应用。AD公司DDS芯片选型表型号时钟 (MHz)DAC (Bits)调节字 (bits)电源(V)消耗电 流(mA)输出电流(mA)输出 电压(V)时钟 倍频比较器I/O 接口封装其它AD5930501024单(2.3 to 5.5)83.10.8无串TSSOP20AD5932501024单(2.3 to 5.5)8n/a.n/a.是串TSSOP16AD9830501032单60201无并TQFP48AD9831251032单(3.3: 3.6; 5)1541.5无无TQFP48AD9832251032单(3.3: 3.6: 5)1541.35无无TSSOP16AD9833251028单(2.3 to 5.5):5.530.65无无MSOP10AD9834751028单(2.3 to 5.5):8.730.8无有TSSOP20AD9835501032单(5)4041.35无无TSSOP16AD98501251032单(3.3; 5)96201.5无有J 1 ,SSOP 28AD98511801032单(3; 3.3: 3.6; 5)130201.5是有SSOP 28AD98523001248单(3.3)922201是有并； 串LQFP80AD98543001248单(3.3)1210101是有并； 串LQFP80；TQFP80AD985810001032多(3.3, 5)n/a403.8无无并； 串TQFPED100AD98594001032多 (1.8. 3.3)n/a.202.05是无串TQFPEP48AD991010001432单(1.8; 3.3)n/a200.5是无并； 串TQFP/EP100AD99115001032单(1.8)73101.8是串LFCSP56AD991210001448多 (1.83.3)3940.5是有串LFCSP64AD99132501032单(1.8)63.54.60.8是无并； 串LFCSPVQ32AD99514001432多(1.8, 3.3);单(1.8)n/a102.05是无串TQFPEP48AD99524001432多(1.8, 3.3);单(1.8)n/a102.05是有串TQFPEP48AD99534001432多(1.8, 3.3);单(1.8)n/a102.05是无串TQFPEP48AD99544001432多(1.8, 3.3);单(1.8)n/a102.05是有串TQFPEP48AD99564001448多(1.8, 3.3)n/a.102.3无无LFCSP48AD99585001032多(1.8, 3.3)105102.3是LFCSP56AD99595001032多(1.8, 3.3)180102.3是LFCSP561 DDS 原理简介直接数字频率合成（DDS）是从相位概念出发直接合成所需波形的一种频率合成技术。一个典型的直接数字频率合成器由相位累加器、加法器、波形存储ROM、D/A转换器和低通滤波器（LPF）构成。DDS的原理框图如图1所示。累加器加法器图 1 DDS 原理框图N位J 丄 竺 _ 空卓車車频率控制字K相位控制字P参考时钟fc其中K为频率控制字、P为相位控制字、fc为参考时钟频率、N为相位累加 器的字长、D为ROM数据位及D/A转换器的字长。相位累加器在时钟fc的控制下 以步长K作累加，输出的N位二进制码与相位控制字P相加后作为波形ROM的地 址，对波形ROM进行寻址，波形ROM输出D位的幅度码S（n）经D/A转换器变成 阶梯波S（t）,再经过低通滤波器平滑后就可以得到合成的信号波形。合成的信 号波形形状取决于波形ROM中存放的幅度码，因此用DDS可以产生任意波形。这 里只用 DDS 实现正弦波的合成作说明介绍：1）频率预置与调节电路K 被称为频率控制字，也叫相位增量。 DDS 方程为fo fcK/2N （ fo为输出频率，fc为时钟频率）当K=1时，DDS输出最低频率（即频率分辨率）为/2n，而DDS的最大输出频率 由Nyquist采样定理决定，即f /2，也就是说K的最大值为2n-1。因此，只要N 足够大，DDS可以得到很小的频率间隔。要改变DDS的输出频率，只要改变频率 控制字 K 即可。2）相位累加器相位累加器由N位加法器与N位寄存器级联构成。每来一个时钟脉冲fc，加 法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至 寄存器的数据输入端。寄存器将加法器在上一个时钟作用后所产生的相位数据反 馈到加法器的输入端；以使加法器在下一个时钟作用下继续与频率控制字进行相 加。这样，相位累加器在时钟的作用下，进行相位累加。当相位累加器溢出时， 就完成了一个周期的动作。3)控制相位的加法器通过改变相位控制字P可以控制输出信号的相位参量。令相位加法器的字长 为N,当相位控制字由0跃变到P (P弄0)时，波形存储器的输入为相位累加器 的输出与相位控制字P之和，因而其输出的幅度编码相位会增加P/2n,从而使最 后的输出的信号产生相移。4) 波形存储器 用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅值转换，即可在给定的时间上确定输出波形的抽样幅值。N位的寻址ROM相当于 0。360。的正弦信号离散成具有2n个样值的序列，若波形ROM有D位数据位, 则2n个样值的幅值以D位二进制数值固化在ROM中，按照地址的不同可以输出 相应的正弦信号的幅值。5) D/A转换器D/A转换器的作用是把合成的正弦波数字量转换成模拟量。正弦幅度量化序 列S(n)经D/A转换后变成了包络为正弦波的阶梯波S(t)。需要注意的是，频率 合成器对D/A转换器的分辨率有一定的要求，D/A转换器的分辨率越高，合成的 正弦S(t)台阶数就越多，输出的波形的精度也越高。6) 低通滤波器对D/A输出的阶梯波S(t)进行频谱分析，可知5(t)中除了主频外，还存 在分布在fC,2fC两边土 处的非谐波分量，幅值包络为辛格函数。因此， 为了取出主频必须在D/A转换器的输出端接入截止频率为fC/2的低通滤波 器。2 DDS技术的特点DDS技术之所以具有如此广阔的发展应用前景，是与DDS技术的特点分不开 的。与直接式频率合成(DS)、间接式频率合成(PLL)相比，直接数字频率合成具 有下述优点。1)频率切换时间短：DDS的频率转换可以近似认为是即时的，这是因为它 的相位序列在时间上是离散的，在频率控制字K改变以后，要经一个时钟周期之 后才能按照新的相位增量累加，所以也可以说它的频率转换时间就是频率控制字 的传输时间，即一个时钟周期T = 1/ fcik。如果fk =10M，转换时间即为100ns, 当时钟频率进一步提高，转换时间将会更短，但再短也不能少于数门电路的延迟 时间。目前，集成DDS产品的频率转换时间可达10ns的量级，这是目前常用的 锁相频率合成技术无法做到的。2）频率分辨率高：DDS的最小频率步进量就是它的最低输出频率，即吋=f = f / M 二 / /2 n0 0min clkclk（2） 可见只要累加器有足够的字长，实现非常精密的分辨率没有多大的困难。例如可 以实现Hz、mHz甚至NHZ的频率分辨率，而传统的频率合成技术要实现这样的频 率分辨率十分困难，甚至是不可能的。3）相位变化连续： DDS 改变输出频率实际上改变的是每次的相位增量，即 改变相位的增长速度。当频率控制字改变后，它是在已有的积累相位上，再每次 累加，相位函数的曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因 而保持了输出信号相位的连续性。这在很多对频率合成器的相位要求比较严格的 场合非常有用。4）具有低相位噪声和低漂移： DDS 系统中合成信号的频率稳定度直接由参 考源的频率稳定度决定，合成信号的相位噪声与参考源的相位噪声相同。而在大 多数DDS系统应用中，一般由固定的晶振来产生基准频率，所以其具有极好的相 位噪声和漂移特性。5）易于集成、易于调整：DDS中除了 DAC和滤波器之外，几乎所有的部件 都属于数字信号处理器件，不需要任何调整。当然DDS技术也有其不可避免的缺点。如：信号杂散比较丰富、输出信号的频带受限等，而这需要在算法或工艺上作进一步改进。下面对 AD9851 的有关性能予以介绍。AD9851由高速DDS电路、数据输入寄存器、频率相位数据寄存器、高速D/A 转换和比较器组成，内部结构如图3.5所示。串行并 行输入输入图 3.5 AD9851 内部结构图 其中，高速 DDS 电路又由 32 位相位累加器和正弦查询表组成。正弦查询表内存 储了一个周期正弦波的数字幅度信息，每个地址对应正弦波中0360范围的一 个相位点。每送入一个时钟脉冲信号，查询表就把形成的地址信息映射成正弦波 幅度信号，然后驱动 D/A 转换器输出模拟量。AD9851系统时钟的最高频率可以达到180MHz。为了提高系统的电磁兼容能 力，AD9851内部集成了一个6倍频器，若外部接入的参考频率选用20MHz,则经 过AD9851内部6倍频后，系统时钟的频率相当于120MHz。由频率合成公式可计 算出，在此频率下的最大分辨率为f = 120 x 106 /232 Hz - 0.03 Hz（3 1）远超出本课题100Hz步进的要求。AD9851内部有5个8位输入数据寄存器，其中32位用于装载频率控制字FSW。 单片机通过对32位控制字的赋值可精确控制最终合成的信号频率fo，FSW与fo之 间的转换公式为f = f x FSW /232（3.2）相位控制字为0= 2兀Fn /25 （ Fn为相位控制字）（3.3）频率控制字可通过并行方式或串行方式装入到AD9851。在并行装入方式中，需 要向数据输入寄存器连续装入5次数据。由于DDS采用全数字技术，因而不可避免会存在杂散干扰，直接影响输出信号的质量。理想DDS的输出频谱结构是以sine ()函数为包络的离散谱线族，如f 二 f xFSW/2320c当LHO时，其输出频率是杂散信号的频率，其中，L=1时杂散信号幅度最大，其杂散信号的频率为fc - fo，最接近有用信号的输出频率fo。 fc /2称为Nyquist频率，当f接近f /2时，滤波很难实现。实际设计要求DDS的最大输出频率选取在0.4fc处，此时最大的杂散频率为0.6 fc。显然，DDS的最大输出频率越小，系统时钟的频率越大，输出频率与最大杂散频率就越容易分 离。