存储电路寄存器课件

1第五章第五章 半导体存储电路半导体存储电路21、了解各种半导体存储电路的结构，理解工作原理并掌握、了解各种半导体存储电路的结构，理解工作原理并掌握使用方法。使用方法。2、SR锁存器、触发器、锁存器、触发器、寄存器寄存器和存储器和存储器的工作的工作特点。特点。3、不同触发器的逻辑功能及动作特点。、不同触发器的逻辑功能及动作特点。4、扩展存储器容量的方法。扩展存储器容量的方法。5、用存储器设计组合逻辑电路的原理和方法。、用存储器设计组合逻辑电路的原理和方法。本章要求本章要求3存储电路：存储电路：在计算机或数字系统中在计算机或数字系统中存储存储数据。数据。存储单元：存储单元：只能存储只能存储一位一位数据的电路。数据的电路。存储电路存储电路寄存器（寄存器（Register）：）：存储存储一组一组数据的存储电路。数据的存储电路。存储器（存储器（Memory）：）：存储存储大量大量数据的存储电路。数据的存储电路。存储单元存储单元静态静态存储单元：存储单元：锁存器和触发器锁存器和触发器，由门电路构成，不断，由门电路构成，不断电则数据不丢失且工作速度快电则数据不丢失且工作速度快动态动态存储单元：利用电容的存储单元：利用电容的电荷存储效应电荷存储效应来存储数据。来存储数据。要定期要定期刷新刷新保证数据不丢失，速度慢但结构简单。保证数据不丢失，速度慢但结构简单。寄存器：寄存器：由一组触发器构成，由一组触发器构成，N个触发器组成的寄存器可存储一组个触发器组成的寄存器可存储一组N位位的二值数据，各触发器输入输出都有引出脚与外电路相连可快速交换的二值数据，各触发器输入输出都有引出脚与外电路相连可快速交换数据。数据。4随机存储器（随机存储器（Random Access Memory RAM）：）：数据数据易失易失，用于存放一些临时性的数据或中间结果、需要，用于存放一些临时性的数据或中间结果、需要经常改变的存储内容。经常改变的存储内容。只读存储器（只读存储器（Read-Only Memory ROM）：）：掉电不掉电不丢失数据，丢失数据，用于存放永久性的、不变的数据用于存放永久性的、不变的数据。存储器存储器ROM掩模掩模ROM可编程可编程ROM：PROM可擦除可编程可擦除可编程ROM：EPROM电抹可编程电抹可编程ROM:E2PROMRAM静态静态RAM（SRAM）:静态存储单元静态存储单元动态动态RAM（DRAM）：动态存储单元）：动态存储单元5 Q 端、端、Q 端为两个端为两个互补互补的的输出端输出端；1.电路结构电路结构 1 1QQSDRDQ=1、Q=0，定义为定义为 1 态态；置置1输入端输入端(置位端置位端)置置0输入端输入端(复位端复位端)SD、RD端端是信号是信号引入端引入端。脚标脚标“D”表示直接输入表示直接输入。电路中有电路中有反馈反馈门电路的门电路的输入端输入端、输出端交叉耦合输出端交叉耦合。00vO1vO2vI11Iv 1Iv Q=0、Q=1，定义为定义为 0 态态；-有有记忆记忆功能功能611100000置置1 1清清0 0保保持持10原态原态01000原态原态1保保持持3、特性表、特性表10012、工作原理、工作原理（1 1输入有效输入有效）1 1QQSDRD 1 1QQSDRD 1 1QQSDRD 1 1QQSDRDQ-原态原态/初态，初态，Q*-新态新态/次态次态11000111001101100010110110010000*QQRSDD7不允许不允许11不允许不允许4、简化特性、简化特性表表S SD D R RD D 1 0 1 0 0 0*1 1置置1 1 清清0 00 0Q Qn n保持保持Q Qn n+1 1说说 明明1 1 1 1 0 1 0 1 0 0 0 0 002、工作原理、工作原理（1 1输入有效输入有效）1 1QQSDRD3、特性表、特性表0 0 0 00 0 1 11 0 0 11 0 1 10 1 0 00 1 1 01 1 0 01 1 1 0*QQRSDD0次态不定次态不定00 1 1QQSDRD0的约束条件。循所以正常工作下，应遵不定”信号同时消失后，的“和表根据工作原理得到真值输入端为置输入端，为置”状态为“”状态为“定义：，引出输入端用来置两个或非门接成反馈，工作原理01210010101101DDDDDDRSQQSSRQQQQ*.,.8约束条件约束条件：SR=0。(不允许不允许出现出现 SD=RD=0 的情况的情况)4.逻辑框图逻辑框图SRQSDRDQ“0”0”输入有效输入有效“1”1”输输入入有有效效SRQSDRDQ&QQSDRD不允许不允许0 11*1置置 1 1 清清 0 00Qn 保保 持持Qn+1说说 明明0 01 0 1 1 SD RD 910u动作特点动作特点在任何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。例例5.2.1 已知已知由与非门构由与非门构成的成的SR锁存锁存器输入端的器输入端的波形，试画波形，试画出输出端出输出端Q和和Q 的波形的波形解：波形如解：波形如图图5.2.3所示所示图图5.2.310同为同时为和QQRSDD,11【问题问题】锁存器的锁存器的作用是什么？作用是什么？SDRDQ12Q开关开关电路电路实现了开关的实现了开关的稳稳定切换定切换-防抖。防抖。12按按逻辑功能逻辑功能分：分：按按触发方式触发方式分：分：触发器触发器的特点：的特点：只有当触发信号只有当触发信号CLK到来到来时，触发器的时，触发器的置置1置置0端才端才起作用起作用；触发信号可作为多个触发器的触发信号可作为多个触发器的同步控制同步控制信号信号/时钟时钟。SR型、型、D型、型、JK型、型、T型等型等。电平电平触发、触发、边沿边沿触发、触发、脉冲脉冲触发。触发。在锁存器在锁存器置置1置置0输入输入基础上增加一个基础上增加一个触发信号输入端触发信号输入端 -时钟信号时钟信号CLOCK(CLK/CP)13G1、G2 门构成门构成SR锁存器，锁存器，&QQSDRD&CLKRSG1G2G3G41.电路结构电路结构G3、G4 门构成输入控制电路。门构成输入控制电路。触发信号触发信号同步控制信号同步控制信号/时钟信号时钟信号(脉冲脉冲)/时钟时钟/使能控制信号使能控制信号（CLK/CP/EN）CLK=0 时，时，CLK=1 时，时，G3、G4 门封锁，门封锁，触发器不起作用触发器不起作用，输出输出保持原态保持原态。G3、G4 门打开，门打开，触发器工作触发器工作。142.工作原理工作原理（“1”触发有效）触发有效）CLK=0 时，时，CLK=1，在，在 S 端有效端有效时时，CLK=1，在，在 R 端端 有效有效时时，11111111000000CLK=1 时，时，&QQ&CLKRSG1G2G3G4&QQ&CLKRSG1G2G3G4G3、G4 门封锁，门封锁，触发器不起作用触发器不起作用，输出输出保持原态保持原态。G3、G4 门打开，门打开，触发器工作触发器工作。输出为输出为“1”态态。输出为输出为“0”态态。153.特性表特性表CLK R S Qn+101110 00 11 01 110QnQnX X1*15.逻辑符号逻辑符号不允许不允许置置1 1 清清0 0保持保持说说 明明保持保持4.说明说明1)表中表中*表示：若表示：若 R、S 端同时有效，端同时有效，则当则当 R、S 端的有端的有效信号效信号同时消失时，电路的同时消失时，电路的次态不定次态不定；3)输入端的约束条件：输入端的约束条件：1S1RQSRQC1CLK2)状态转换分别由状态转换分别由R、S和和CLK控制。控制。R、S控制状态控制状态转换的结果；转换的结果；CLK控制状态转换的时间。控制状态转换的时间。S.R=016 SD(/RD)=0，即可将触发器，即可将触发器置置1(/清零清零)，不受不受CLK和输入和输入信号的控制信号的控制。应在。应在CLK0的状态下进行的状态下进行在在CLK控制控制下下正常工作正常工作时应使时应使 SD=RD=1。6.带异步置位、复位端的电平触发带异步置位、复位端的电平触发SR触发器触发器图图5.3.2 在某些应用场合，有时需要在时钟在某些应用场合，有时需要在时钟CLK到来之前，先将触到来之前，先将触发器预置成指定状态，故实际的同步发器预置成指定状态，故实际的同步SR触发器设置了异步置位触发器设置了异步置位端端S D 和异步复位端和异步复位端R D 小圆圈表示低小圆圈表示低电平有效电平有效无小圆圈表示无小圆圈表示高电平触发高电平触发 在在 CLK=1（有效电平有效电平）的全部时间里，）的全部时间里，S、R端信号端信号的变化都将引起触发器输出状态的变化。的变化都将引起触发器输出状态的变化。7.动作特点动作特点171.电路结构电路结构&QQSDRD&CLKRSG1G2G3G41DCLK D Qn+1011 0 11Qn0X置置1 1 清清0 0保持保持说说 明明2.特性表特性表 (“1”触发有效触发有效)3.逻辑符号逻辑符号1DQDQC1CLK181 2SRQCLKRD干扰信号干扰信号跳变跳变问题问题1：抗干扰能力差抗干扰能力差。在在 CLK=1（有效电平）的全部时间里，输入端（有效电平）的全部时间里，输入端S、R状态的变化都将引起触发器输出状态的变化。状态的变化都将引起触发器输出状态的变化。CLK=0后，触发器保存的是后，触发器保存的是CLK回到回到0以前瞬间的状态。以前瞬间的状态。1.动作特点动作特点2.缺点缺点19CPSR 在在CLK=1期间期间输入发生多次变化输入发生多次变化，则触发器的，则触发器的输输出出状态也可能状态也可能发生多次翻转发生多次翻转。在在一个时钟脉冲周期一个时钟脉冲周期中，触发器发生中，触发器发生多次翻转多次翻转（两次或两次以上翻转）（两次或两次以上翻转）的现象叫做的现象叫做空翻空翻。问题问题2：空翻空翻。有效翻转有效翻转空翻空翻20边沿触发的触发器的特点边沿触发的触发器的特点：触发器只在触发器只在时钟跳转时时钟跳转时(上升沿上升沿/下降沿下降沿)发生发生翻转翻转 ；在在CLK=1或或0期间，期间，输入端的任何变化输入端的任何变化都都不影响输出不影响输出。上升沿上升沿/正边沿触发正边沿触发:触发器的翻转发生在上升沿。触发器的翻转发生在上升沿。下降沿下降沿/负边沿触发负边沿触发:触发器的翻转发生在下降沿。触发器的翻转发生在下降沿。产生背景：产生背景：提高触发器的可靠性，增强抗干扰能力。提高触发器的可靠性，增强抗干扰能力。CLK=1（或（或0）期间输入控制电平的改变不影响触发器期间输入控制电平的改变不影响触发器的次态。的次态。21用两个电平触发用两个电平触发D D触发器组成的边沿触发器触发器组成的边沿触发器当当CLK0，触发，触发器状态不变，器状态不变，FF1输输出状态与出状态与D相同；相同；当当CLK1，即，即 ，触发器，触发器FF1状态与上升沿到来之前的状态与上升沿到来之前的D状态状态相同并保持（因为相同并保持（因为CLK10）。而与此同时，。而与此同时，FF2输出输出Q的状态的状态被置成上升沿到来之前的被置成上升沿到来之前的D的状态的状态，而与其它时刻，而与其它时刻D的状态无关。的状态无关。22自锁保持反馈通路接通，通断，而变化，接收数据随着断通，时，QTGTGDQDQTGTGclk4321,0)1(反馈不通断通，”自锁保持此前的状态“通断，后，,1)2(4321QQTGTGDFFTGTGclk后，输出才能变化。直到下个反馈通路接通，自锁保持通断，接收新的输入断通，clkQTGTGDQTGTGclk,)3(432123逻辑符号逻辑符号C11DQQDCLK特性特性表表无跳变无跳变XQn0011说明说明保持保持存数存数CLKDQn+1SDRDC11DQQDCLK具有异步置位、复位功能的边沿具有异步置位、复位功能的边沿D触发器触发器QD 24图图5.3.825 触发器的次态触发器的次态仅取决于仅取决于时钟信号的上升沿时钟信号的上升沿/下降沿到下降沿到达时输入的逻辑状态达时输入的逻辑状态，而在此之前或之后输入信号的变，而在此之前或之后输入信号的变化不影响输出端的状态。化不影响输出端的状态。【强调强调】当当 D 端信号和端信号和 CLK 作用沿同时跳变时，触发作用沿同时跳变时，触发器存入的是器存入的是 D 跳变前的状态。跳变前的状态。设初态设初态Q=000例：例：tCLKtDtQ26 为避免为避免空翻空翻现象，提高现象，提高触发器工作的可靠性触发器工作的可靠性，要求，要求在在一个一个CLK周期周期里里输出端的状态只改变一次输出端的状态只改变一次。主主从从CLK 主主 从从 工工 作作 情情 况况10打开打开封锁封锁封锁封锁打开打开主触发器工作主触发器工作从触发器保持从触发器保持主触发器保持主触发器保持从触发器工作从触发器工作Q1状态状态不再变化不再变化;Q=Q1Q1状态状态跟随跟随R、S变化变化;Q不变不变27 特性表特性表 CLK S R Qn+100 01 00 11 1X XQn10表表中中*表示：若表示：若 R、S 端同时有效，端同时有效，则在则在CLK回到回到0后，输出状态不定；后，输出状态不定；1*Qn 在在 CLK=1期间，主触发器的输出期间，主触发器的输出端端Q1随随R、S端状态的改变端状态的改变可多次改变可多次改变；在在CLK下降沿下降沿到来时，从触发器的到来时，从触发器的输出端输出端Q最多最多只能只能改变一次改变一次（避免了出（避免了出现现“空翻空翻”）。动作动作特点特点主触发器主触发器在在CLK=1期间仍会出现期间仍会出现空翻空翻现象现象多次变化现象多次变化现象；从触发器从触发器只能输出在只能输出在CLK=1期间期间主触发器最后一次变化主触发器最后一次变化得得到的状态；到的状态；输入信号仍有输入信号仍有约束约束条件条件SR=0。【问题问题】【强调强调】特性表适于特性表适于在在 CLK=1 期间期间，输入端，输入端（R、S 端端）的状态保持不变的状态保持不变。28例例 右图为主从型右图为主从型SR触发器触发器输入信号波形，试画出输出输入信号波形，试画出输出端端Q 和和Q 的波形，设初态为的波形，设初态为“0”。解：其输出波形如图所示解：其输出波形如图所示注：主从注：主从RS触发器克服了同步触发器克服了同步RS触发器在触发器在CP1期间多次翻期间多次翻转的问题，但在转的问题，但在CLK1期间，期间，主触发器的输出仍会随输入的主触发器的输出仍会随输入的变化而变化，且仍存在不定态，变化而变化，且仍存在不定态，输入信号仍遵守输入信号仍遵守SR0.291 1Qn00 00 11 0X X10QnQn2.特性表特性表1.电路结构电路结构 CLK J K J=K=0时时,Qn+1=QnJK 时，时，Qn+1=JJ=K=1时时,Qn+1=QnQn+1SR的信号进入主触发器时，只允许的信号进入主触发器时，只允许1110KQJQ30 计数状态下，电路的计数状态下，电路的输出电压波形，随输出电压波形，随 CLK 作用沿的到来自动改变。作用沿的到来自动改变。3.说明说明设初态设初态Q=0设：设：CLK作用沿为下降沿作用沿为下降沿tCLKtJ=KtQ13）J=K=1时，时，Qn+1=Qn 是是计数计数状态。状态。1）CLK高电平触发有效高电平触发有效；2）无约束条件无约束条件；315.动作特点动作特点 CLK=1 期间，若期间，若JK端的状态有跳变端的状态有跳变，则无法根据其特性，则无法根据其特性表，正确判断电路的输出状态，表，正确判断电路的输出状态，必须考虑该期间输入状态的全必须考虑该期间输入状态的全部变化过程部变化过程。4.逻辑符号逻辑符号&C11J1KQQSDRDJ1J2CLKK1K2C11J1KQQSDRDJCLK KC11J1KQQJCLK K【问题问题】CLK=1期间，主触发器的输出期间，主触发器的输出端端Q1随随J、K端状态端状态只改变一只改变一次，且一旦变化就不会回到原来状态次，且一旦变化就不会回到原来状态。一次变化现象一次变化现象CLK下降沿下降沿到来时，从触发器的输出端到来时，从触发器的输出端Q最多最多只能只能改变一次改变一次。32SR的信号进入主触发器时，只允许的信号进入主触发器时，只允许1110KQJQ33Q例例：已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输出的波形如图所示，画出输出Q的波形图（设初始状态为的波形图（设初始状态为0）。）。为使主从为使主从JK 触发器按其特性表正常工作，必须保证在触发器按其特性表正常工作，必须保证在 CLK=1期间，输入端期间，输入端(J、K 端端)的状态保持不变。的状态保持不变。【强调强调】34触发器的翻转分两步。触发器的翻转分两步。(1)CLK=1期间，主触发器接受输入端的信号，被置期间，主触发器接受输入端的信号，被置成相应状态；成相应状态；(2)CLK下降沿到来时，从触发器按照主触发器的状下降沿到来时，从触发器按照主触发器的状态翻转。态翻转。CLK=1的全部时间里，输入信号都将对主触发器起控制的全部时间里，输入信号都将对主触发器起控制作用。作用。CLK=1期间若输入信号发生了变化，期间若输入信号发生了变化，CLK下降沿到达时下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，从触发器的状态不一定能按此刻输入信号的状态来确定，此时必须考虑整个此时必须考虑整个CLK=1期间输入信号的变化过程以确期间输入信号的变化过程以确定触发器的状态。定触发器的状态。350 0 01.特性表特性表 凡在凡在时钟控制时钟控制下，下，逻辑逻辑功能符合此特性表功能符合此特性表的触发器的触发器就叫做就叫做 SR 触发器。触发器。R S 0 0 10 1 00 1 11 0 01 0 11 1 0111000不定不定1 1 1不定不定D 触发器等。触发器等。T 触发器、触发器、JK 触发器、触发器、SR 触发器、触发器、时钟控制的触发器，按功能分时钟控制的触发器，按功能分:n Q n+1 Q“1”触发有效触发有效保持保持清零清零置置1362.特性方程特性方程3.状态转换图状态转换图 它表明它表明 Q 从从Qn Qn+1所需要的输入条件。所需要的输入条件。综上综上可知可知描述触发器的逻辑功能有三种方法：描述触发器的逻辑功能有三种方法：特性表特性表、特性方程特性方程和和状态转换图状态转换图。01R=XS=0R=0S=1R=1S=0R=0 S=X RSQQn+1n0 1000111100 11 1X X0 0可从特性表中归纳得到，可从特性表中归纳得到，由由特性表特性表填填卡诺图化简卡诺图化简得得特性方程特性方程：Qn+1=S+RQnSR=0 (约束条件）约束条件）37J K Qn Qn+1 凡在凡在时钟控制时钟控制下，下，逻辑功逻辑功能符合此特性表能符合此特性表的触发器，就的触发器，就叫做叫做 JK 触发器。触发器。1.特性表特性表2.特性方程特性方程 Q =J Q +K Qn+1nn由特性表填卡诺图化简得由特性表填卡诺图化简得：0 0 10 0 10 1 00 1 00 1 10 1 11 0 11 0 11 0 01 0 01 1 11 1 10 0 0 0 0 0 1 11 11 10 00 00 01 11 1 01 1 00 0“1”触发有效触发有效JKQQn+1n0 1000111100 10 01 01 1保持保持清零清零置置1计数计数383.状态转换图状态转换图0J=0 K=XJ=X K=0J=1 K=XJ=X K=11 凡在凡在时钟控制时钟控制下，下，逻逻辑功能符合此特性表辑功能符合此特性表的触的触发器，就叫做发器，就叫做T T 触发器。触发器。T Qn Qn+10 00 11 01 1101.特性表特性表10说明说明保持保持计数计数394.逻辑符号逻辑符号2.特性方程特性方程3.状态转换图状态转换图 Qn+1=T Qn+T Qn1T=0T=0T=1T=10JK触发器的触发器的J和和K相连作为相连作为T输入端输入端T触发器触发器T=1T触发器触发器，T触发器的触发器的特性方程特性方程：1nnQQ 401.特性表特性表2.特性方程特性方程3.状态转换图状态转换图 凡在凡在时钟控制时钟控制下，下，逻逻辑功能符合此特性表辑功能符合此特性表的触的触发器发器,叫做叫做 D 触发器。触发器。D Qn Qn+10 11 01 100110 0Q =D n+101D=1D=0D=0D=1411.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器 (1)JKD 分别写出分别写出JK触发器和触发器和D触发器的特性方程：触发器的特性方程：比较得：比较得：1nnnQJQKQ 1nQD ()nnD QQ nnDQDQ ,JD KD42 (2)JKSR J=S，K=R。JK触发器、触发器、SR触发器和触发器和T触发器中：触发器中：JK触发器的逻辑功能最强触发器的逻辑功能最强，包含了另外两种触发器的所有逻，包含了另外两种触发器的所有逻辑功能。辑功能。(3)JKT J=K=T。432用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器(1)DJK写出写出D触发器和触发器和JK触发器的特性方程：触发器的特性方程：1nQD 比较两式，得：比较两式，得：1nnnQJQKQ nnDJQKQ44(2)DT图（图（b）(3)DT图（图（c）nnnDTQTQTQnDQ 451、电路结构电路结构和和逻辑功能逻辑功能 触发器的电路结构和逻辑功能之间触发器的电路结构和逻辑功能之间不存在固定的对应关系不存在固定的对应关系 如如SR触发器可以是电平触发的同步结构，也有脉冲触发的触发器可以是电平触发的同步结构，也有脉冲触发的主从结构主从结构逻辑功能逻辑功能和和触发方式触发方式是触发器的两个重要特性。是触发器的两个重要特性。2、电路结构电路结构和和触发方式触发方式 触发器的触发方式是由电路结构决定的，即电路结构形式与触触发器的触发方式是由电路结构决定的，即电路结构形式与触发方式之间发方式之间有固定的对应关系有固定的对应关系5.3.5 触发器的动态特性（自学）触发器的动态特性（自学）46作业作业：P250：1、4、7、9、11、13、15、18（奇数）（奇数）、19（奇数）（奇数）、24