第7章半导体存储器

半导体存储器半导体存储器7.1 7.1.1 半导体存储器的类型、半导体存储器的类型、特点和技术指标特点和技术指标 按制造工艺来分，半导体存储器分为按制造工艺来分，半导体存储器分为双极性和双极性和MOSMOS型存储器。按存取方式分，半型存储器。按存取方式分，半导体存储器可以分为顺序存取存储器、只导体存储器可以分为顺序存取存储器、只读存储器和随机存取存储器读存储器和随机存取存储器3 3类。类。顺序存取存储器顺序存取存储器(Sequential Access(Sequential Access MemoryMemory，SAM)SAM)：具有：具有“先入先出先入先出”(FIFO)(FIFO)或或“先入后出先入后出”(FILO)(FILO)的特点。的特点。只读存储器只读存储器(Read Only Memory(Read Only Memory，ROM)ROM)：信息被事先固化到存储器内信息被事先固化到存储器内,可以长期保留，可以长期保留，断电也不丢失。在正常运行时，只能读出断电也不丢失。在正常运行时，只能读出信息，不能写入。只读存储器中又可分为信息，不能写入。只读存储器中又可分为固定固定ROMROM、可编程、可编程ROMROM。可编程可编程ROMROM又可分为又可分为PROM PROM(Programmable Read Only Memory),EPROM(Programmable Read Only Memory),EPROM(Erasable Programmable Read Only(Erasable Programmable Read Only Memory Read),EEPROMMemory Read),EEPROM(Electrically (Electrically Erasable Programmable Read Only Erasable Programmable Read Only Memory Read)Memory Read)和快闪存储器和快闪存储器(Flash Memory)(Flash Memory)几种类型。几种类型。随机存取存储器随机存取存储器(Random Access(Random Access MemoryMemory，RAM)RAM)：可在任何时刻随机地对任：可在任何时刻随机地对任意一个单元直接存取信息。是一种易失性意一个单元直接存取信息。是一种易失性存储器，如果断电，则存储数据丢失。存储器，如果断电，则存储数据丢失。可分为静态存取存储器可分为静态存取存储器(SRAM)(SRAM)和动态和动态存取存储器存取存储器(DRAM)(DRAM)。半导体存储器的性能可由存储容量和半导体存储器的性能可由存储容量和存取时间这两个技术指标来衡量。存取时间这两个技术指标来衡量。存储容量就是该存储器基本存储单元存储容量就是该存储器基本存储单元的总数。一个有的总数。一个有10241024个基本存储单元的存个基本存储单元的存储器，其存储容量为储器，其存储容量为1K(1K=1024bit)1K(1K=1024bit)。存储器的存取时间一般用读存储器的存取时间一般用读(写写)周期周期来描述，连续两次读来描述，连续两次读(写写)操作所间隔的最操作所间隔的最短时间称为读短时间称为读(或写或写)周期。周期。7.1.2 顺序存储器顺序存储器(SAM)图图7-1 7-1 动态动态CMOSCMOS移存单元移存单元 图图7-3(a)7-3(a)所示为所示为102410241 1位位SAMSAM原理图。原理图。图图7-2 10247-2 1024位动态移存器位动态移存器 为先入先出型顺序存取存储器，简称为先入先出型顺序存取存储器，简称FIFO(FirstFIFO(FirstInInFirstFirstOutOut)型型SAMSAM。利用双向动态移存器还可构成先入后利用双向动态移存器还可构成先入后出型顺序存取存储器，简称出型顺序存取存储器，简称FILO(FirstFILO(FirstInInLastLastOutOut)型型SAMSAM，如图，如图7-3(b)7-3(b)所示。所示。7.1.3 只读存储器只读存储器(ROM)ROM ROM主要由地址译码器、存储矩阵和输主要由地址译码器、存储矩阵和输出缓冲器出缓冲器3 3部分组成，其基本结构如图部分组成，其基本结构如图7 74 4所示。所示。每一条译码输出线每一条译码输出线W Wi i称为称为“字线字线”，每当给定一个输入地址时，只有一条输出每当给定一个输入地址时，只有一条输出字线字线W Wi i有效，该字线可以在存储矩阵中找有效，该字线可以在存储矩阵中找到一个相应的到一个相应的“字字”，并将字中的，并将字中的m m位信息位信息D Dm-1m-1D D0 0送至输出缓冲器。存储矩阵中的送至输出缓冲器。存储矩阵中的“字字”个数称为个数称为“字数字数”，读出，读出D Dm-1m-1D D0 0的的每条数据输出线每条数据输出线D Di i也称为也称为“位线位线”存储器的容量用存储单元的数目来表存储器的容量用存储单元的数目来表示，写成示，写成“字数乘位数字数乘位数”的形式。的形式。有有2 2n n个字，字长为个字，字长为m m，2 2n nm m位。位。图图7-57-5所示为具有两位地址输入和所示为具有两位地址输入和4 4位位数据输出的数据输出的ROMROM结构图结构图 4.ROM在组合逻辑设计中的应用在组合逻辑设计中的应用 表表7-17-1所示所示010101001011010101201013AAAAAADAAAADAAAAAADAAAAD 图中图中“”表示固定连接。图中表示固定连接。图中“”表表示编程连接。示编程连接。从组合逻辑结构来看，从组合逻辑结构来看，ROMROM中的与阵列中的与阵列形成输入变量的所有最小项，即每一条字形成输入变量的所有最小项，即每一条字线对应输入地址变量的一个最小项；或阵线对应输入地址变量的一个最小项；或阵列相当于由列相当于由ROMROM实现的逻辑函数的真值表。实现的逻辑函数的真值表。字线与位线的交点字线与位线的交点“”表示表示1(1(无交点表无交点表示示0)0)，位线表示输出函数。，位线表示输出函数。PROM PROM实现组合逻辑函数一般按以下步实现组合逻辑函数一般按以下步骤进行。骤进行。(1)将输入变量作为地址输入变量，将输入变量作为地址输入变量，字线字线W0Wn 与最小项相对应，绘出与最小项相对应，绘出与阵列。与阵列。2-1(2)位线作为逻辑函数的输出。根据位线作为逻辑函数的输出。根据函数的最小项表达式列出真值表。函数的最小项表达式列出真值表。(3)由真值表对照绘出或阵列。在或由真值表对照绘出或阵列。在或阵列中，输入变量取值组合阵列中，输入变量取值组合(最小项最小项)由字线表示，函数由位线表示。由字线表示，函数由位线表示。1由由字线与位线的交点表示。字线与位线的交点表示。【例【例7-1】用】用PROM设计一个设计一个4位二进位二进制码转换为格雷码的代码转换电路。制码转换为格雷码的代码转换电路。表表 7-2 7-2 二进制码转换为格雷码的真值表二进制码转换为格雷码的真值表 输出函数的最小项之和式为：输出函数的最小项之和式为：)15,14,13,12,11,10,9,8()11,10,9,8,7,6,5,4()13,12,11,10,5,4,3,2()14,13,10,9,6,5,2,1(3210mGmGmGmG 用用PROMPROM实现码组转换的阵列图及逻辑实现码组转换的阵列图及逻辑符号图分别如图符号图分别如图7-107-10所示，其中与门、或所示，其中与门、或门从略。门从略。7.1.4 随机存储器随机存储器(RAM)随机存储器也称随机存取存储器或随随机存储器也称随机存取存储器或随机读机读/写存储器，简称写存储器，简称RAMRAM。RAMRAM工作时可以工作时可以随时从任何一个指定的地址读、写信息。随时从任何一个指定的地址读、写信息。RAMRAM主要由地址译码器、存储矩阵和读主要由地址译码器、存储矩阵和读/写写控制电路控制电路3 3部分组成，结构如图部分组成，结构如图7-117-11所示。所示。地址译码器一般都分成行地址译码器地址译码器一般都分成行地址译码器和列地址译码器两部分，行地址译码器将和列地址译码器两部分，行地址译码器将输入地址代码的若干位输入地址代码的若干位A A1 1A Ai i译成某一条译成某一条字线有效，从存储矩阵中选中一行存储单字线有效，从存储矩阵中选中一行存储单元；列地址译码器将输入地址代码的其余元；列地址译码器将输入地址代码的其余若干位若干位A Ai+1i+1A An-1n-1译成某一根输出线有效，译成某一根输出线有效，从字线选中的一行存储单元中再选中一位从字线选中的一行存储单元中再选中一位（或（或n n位位)。总之经行、列地址译码器译码，使相总之经行、列地址译码器译码，使相应的存储单元与读应的存储单元与读/写电路和写电路和I/O(I/O(输入输入/输输出端出端)接通，以便对这些单元进行读接通，以便对这些单元进行读/写操写操作。作。读读/写控制电路用于对电路的工作状态写控制电路用于对电路的工作状态进行控制。进行控制。CSCS称为片选信号，当称为片选信号，当CS=0CS=0时，时，RAMRAM工作，工作，CS=1CS=1时，所有时，所有I/OI/O端均为高阻状端均为高阻状态，不能对态，不能对RAMRAM进行读进行读/写操作。写操作。R/WR/W称为读称为读/写控制信号，写控制信号，R/W=1R/W=1时，执行读操作，将时，执行读操作，将存储单元中的信息送到存储单元中的信息送到I/OI/O端上；当端上；当R/W=0R/W=0时，执行写操作，加到时，执行写操作，加到I/OI/O端上的数据被写端上的数据被写入存储单元中。入存储单元中。1.静态随机存储器静态随机存储器(SRAM)2.动态随机存储器动态随机存储器(DRAM)3.随机存储器容量的扩展随机存储器容量的扩展 在实际应用中，当一片在实际应用中，当一片RAMRAM的容量不能的容量不能满足设计要求时，往往需要用若干片满足设计要求时，往往需要用若干片RAMRAM连连接成容量更大的存储系统。扩大容量的方接成容量更大的存储系统。扩大容量的方法分为位扩展和字扩展两种。法分为位扩展和字扩展两种。存储器芯片的字长多数为存储器芯片的字长多数为1 1位、位、4 4位、位、8 8位等。当实际的存储系统的字长超过存储位等。当实际的存储系统的字长超过存储器芯片的字长时，需要进行位扩展。器芯片的字长时，需要进行位扩展。位扩展可以利用芯片的并联方式实现，位扩展可以利用芯片的并联方式实现，图图7-147-14所示为两片所示为两片 1K1K8 8 位的位的RAMRAM扩展为扩展为1K1K16 16 位的存储系统结构图。位的存储系统结构图。图中两片图中两片RAMRAM的所有地址线、的所有地址线、R/WR/W，CSCS分别对应并接在一起，第分别对应并接在一起，第1 1片的片的I/OI/O端作为端作为整个整个RAMRAM的的I/OI/O端的低端的低8 8位，第位，第2 2片的片的I/OI/O端作端作为整个为整个RAMRAM的的I/OI/O端的高端的高8 8位。位。如果一片如果一片RAMRAM中的字长够用，但字数不中的字长够用，但字数不够时，可用字数扩展方法。字数扩展利用够时，可用字数扩展方法。字数扩展利用译码器控制译码器控制RAMRAM片选输入端来实现。片选输入端来实现。图图7-157-15所示为字扩展方式将所示为字扩展方式将4 4片片2562568 8 位的位的RAMRAM扩展为扩展为102410248 8 位位RAMRAM的系统框图。的系统框图。图中译码器的输入是系统的高位地址图中译码器的输入是系统的高位地址A A9 9A A8 8，其输出是各片其输出是各片RAMRAM的片选信号。的片选信号。若若A A9 9A A8 8=00=00，则，则RAM(1)RAM(1)的的CS=0CS=0，该芯片，该芯片工作，其余各片工作，其余各片RAMRAM的的CSCS均为均为1 1，I/OI/O口为高口为高阻。阻。因此可以通过数据总线读写因此可以通过数据总线读写RAM(1)RAM(1)的的信息，读写内容由低位地址信息，读写内容由低位地址A A7 7A A0 0决定。决定。显然，显然，4 4片片RAMRAM轮流工作，任何时候，只有轮流工作，任何时候，只有一片一片RAMRAM处于工作状态，整个系统字数扩大处于工作状态，整个系统字数扩大了了4 4倍，而字长仍为倍，而字长仍为8 8位。位。