资源描述
关键电路EMC设计技术,目 录,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 拨码开关及键盘电路抗干扰设计,时钟信号沿的设计,在满足产品功能要求的情况下,沿尽可能缓; 如右图所示,使沿变缓的方法是增大电阻R和电容C的值; 所以,单板原理图设计时,在时钟信号的输出端串联一个电阻R,此电阻同时可以用来进行匹配(见后续描述); 电容C的实现可以采用在PCB设计时预留焊盘或通过信号线的对地分布电容来控制。,时钟输出匹配设计,时钟输出不匹配带来的危害: 信号不匹配会导致信号来回反射,反射信号会在原来信号上叠加,产生振铃或过冲,导致较为严重的辐射,如下图:,时钟输出匹配设计,通用的输出匹配方法: 一般器件的输出阻抗为十几个欧姆,而PCB板上的走线阻抗Z0范围为5090欧姆,导致非常严重的失配,一般采用串联一个电阻的方式进行匹配,电阻的选择可以在2251欧姆之间。,时钟输出匹配设计,时钟输出匹配后的改善: 从下图中的左图可以看出,原先的过冲没有了,所以右图中的频域辐射图得到了很大的改善。,时钟输出或驱动器件的电源去耦设计,时钟器件的电源去耦方式一般为:磁珠10uF电容高频电容; 高频电容的选择:根据时钟频率选择电容的容值,选择范围为:100pF0.1uF,典型值为1000pF。,时钟输出或驱动器件的地设计,时钟器件的金属外壳在PCB设计时需要定义为地网络属性。,周期性窄带尖蜂噪声抑制方法,确认时钟线是否走内层,并且靠近地平面走线; 如果时钟线走内层仍然辐射超标,则需要考虑下次改板时在时钟线两侧包地线。,周期性窄带尖蜂噪声抑制方法,确认是否存在时钟线跨地平面分割走线的现象,跨分割会使得信号回路面积增大,如下图比较。在改板时一定要处理跨分割问题。,周期性窄带尖蜂噪声抑制方法,如下图,时钟源靠近负载的目的是使时钟走线即可能短;,周期性窄带尖蜂噪声抑制方法,时钟线的粗细跳变会导致时钟信号出现阻抗失配问题,使时钟波形产生畸变,引起EMI问题;,周期性窄带尖蜂噪声抑制方法,时钟线换层过孔附近是否有地过孔。,总线电路干扰抑制设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,总线信号沿的设计,对于可编程的总线输出芯片,建议使用软件控制其沿的陡度; 对于不可编程的芯片,采用的方法同时钟源,但给每根总线都并电容的可能性不大,因为每根总线对地都有分布电容,所以增大右图中的R同样可以减缓信号上升沿。,总线信号输出匹配设计,匹配电阻的选择:22欧姆51欧姆。 一般不建议采用阻排,因为阻排容易产生串扰,并且阻排之中如果有一个电阻故障,整个阻排都需要更换,成本大。,总线是否有匹配,总线输出建议采用始端输出匹配电阻进行匹配,可以有效减小总线辐射,注意匹配电阻靠近驱动源放置;,非周期、密集型窄带尖蜂噪声抑制方法,总线驱动和接收芯片的电源必须有良好的滤波电路,具体芯片: CPU Flash SDRAM,非周期、密集型窄带尖蜂噪声抑制方法,上图为信号线换层过孔附近无地过孔(过孔距离较远)的情况,桔黄色虚线为回流面积区,下图为走线换层过孔附近有地过孔,可以看出下图较上图有较小的信号回流面积,所以辐射能大大减小。,非周期、密集型窄带尖蜂噪声抑制方法,走线粗细的跳变会导致信号出现阻抗失配问题,使信号波形产生畸变,引起EMI问题;,总线过孔处的地过孔设置是否合理,信号过孔附近无地过孔,回路面积变大,增加了地过孔,回路面积变小,辐射得到抑制,各种PCB上总线的处理,单层板上,总线簇两侧应加包地线; 双层板上,总线簇两侧加包地线或者另外一层(非总线所在层)的总线投影区域内铺接地铜皮; 多层板上,总线簇应靠近完整地平面走线,最好走内层。,关键IC的电源去耦设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,关键IC的电源去耦设计,无去耦设计的危害,关键IC的电源去耦设计,危害的解决方法,关键IC的电源去耦设计,如何进行去耦设计 采用磁珠低频电容高频电容的组合方式,其中: 磁珠选择的原则DC阻值越小越好,百兆电阻越大越好; 低频电容的一般取值为10uF; 高频电容的取值一般为100pF0.1uF,典型值为1000pF。,接口电路干扰抑制设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,接口电路干扰抑制设计,接地设计,接口电路干扰抑制设计,滤波设计,接口电路干扰抑制设计,R可以有效的减小干扰电流的幅度,C可以将干扰迅速的泄放至大地中,避免对外干扰。电容必须接低阻抗且无任何噪声的“干净地” 如果该接口传输高频信号,R和C都会对信号的质量有影响。,接口电路干扰抑制设计,复位电路抗干扰设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,复位电路抗干扰设计,面板复位按钮是静电非常敏感的电路,可以采用右图两种方法处理。 其中电容的典型值为560pF,双向TVS管可以选择结电容较小的的管子,结电容在1000pF以下。 此外,尽可能增加R进行限流。,面板指示灯抗干扰设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,面板指示灯抗干扰设计,一、串联限流 原理:采用串联电阻、磁珠或电感的方式进行ESD电流抑制。 优点:电路简单、成本低廉。 缺点:电阻太大时会对信号造成明显衰减,所以只能用于高输入阻抗、低速率的端口。,面板指示灯抗干扰设计,串联限流的PCB设计方法: 限流电阻(磁珠、电感)不要太靠近接口。,面板指示灯抗干扰设计,三、并联分流TVS或压敏电阻 原理:利用TVS和艳敏电阻的高压击穿箝位特性对电路进行ESD脉冲保护。 优点:箝位电压稳定,保护性能好。 缺点:成本昂贵,寄生电容较大。,接口电路抗干扰设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,接口电路抗干扰设计,在对接口连接器进行放电时,连接器内的插针极易耦合出静电电流; 采取的措施:1、采用TVS管进行静电抑制(TVS管为瞬态抑制二极管),并使用限流电阻进行限流,如下图所示;2、选用抗静电能力较强的接口芯片。,接口电路抗干扰设计,USB接口 可以使用集成二极管与TVS管的模块,PCB尖端也可以作为一种辅助防护手段。,接口电路抗干扰设计,USB接口 也可以采用带有EMI滤波功能的TVS阵列。,接口电路抗干扰设计,音频端口扬声器 音频端口速率较低,可以采用压敏电阻的方式进行静电防护,L为磁珠,用来进行高频滤波。 压敏电阻需要选择时需要考虑其寄生电容的容值,以便能够和磁珠共同构成LC滤波电路。,接口电路抗干扰设计,音频端口耳机 采用压敏和磁珠组合的方式进行防护,压敏用来泄流,磁珠用来进行限流和EMI滤波。,关键IC的电源抗干扰设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 面板拨码开关电路抗干扰设计,关键IC的电源抗干扰设计,四、并联分流并联高速开关二极管 原理:使外来脉冲泄放到电源或地上面,从而起到保护器件的目的。 优点:反应速度快、寄生电容小。 缺点:使用元器件较多,占PCB面积大。,关键IC的电源抗干扰设计,并联高速开关二极管的PCB设计方法 按照下图右图中的方式进行布线,以求减小残压。,关键IC的电源抗干扰设计,五、并联火花间隙(PCB走线尖端) 原理:采用右图中所示得PCB走线尖端方式,当有静电脉冲耦合时,尖端上得电荷密度会非常高,从而发生击穿,将静电能量泄放掉,达到保护内部电路得目的。 优点:成本极低、实现容易。 缺点:反应速度较慢,通常为10ns,并且残压很高,此外,这种方式受大气压、湿度、电极形状以及静电电压得高低影响很大,防护性能不稳定。,面板拨码开关电路抗干扰设计,干扰抑制设计 时钟电路干扰抑制设计 总线电路干扰抑制设计 关键IC的电源去耦设计 接口电路干扰抑制设计 抗干扰设计 复位电路抗干扰设计 面板指示灯抗干扰设计 接口电路抗干扰设计 关键IC的电源抗干扰设计 拨码开关及键盘电路抗干扰设计,面板拨码开关电路抗干扰设计,采用电容或TVS管限流电阻的方式进行静电干扰抑制。电容的典型值为560pF。,键盘的ESD防护,键盘 对于一些电镀的按键,一般发生ESD问题会比较多,需要采用并联电容或串电阻的方式进行ESD防护,从成本考虑不建议使用TVS或压敏电阻的方式,右图为一使用并联电容防护的电路图实例。,谢谢!,
展开阅读全文