《mos反相器》PPT课件

半导体 集成电路,2020/9/15,第7章 MOS反相器,电阻型反相器 E/E MOS反相器 E/D MOS反相器 CMOS反相器 工作原理 CMOS反相器的静态特性 CMOS反相器的瞬态特性 MOS反相器的设计 三态反相器,MOS反相器类型：,反相器是最基本的逻辑单元。MOS管构成反相器有四种类型： 电阻负载MOS反相器 输入器件增强型MOS管 负载电阻 该电路在集成电路中很少用，在分离元件电路中常用。 E/E MOS反相器：（Enhancement/Enhancement MOS） 输入器件增强型MOS管 负载增强型MOS管 E/D MOS反相器：（Enhancement/Depletion MOS） 输入器件增强型MOS管 负载耗尽型MOS管 CMOS反相器（Complementary MOS） E/E MOS和E/D MOS均采用同一沟道的MOS管； CMOS则采用不同沟道的MOS管构成反相器。 输入器件增强型PMOS或增强型NMOS 负载增强型NMOS或增强型PMOS,2020/9/15,MOS晶体管的符号,NEMOS,PEMOS,(a),(b),NEMOS,PEMOS,NDMOS,PDMOS,(C),(d),NDMOS,PDMOS,2020/9/15,PEMOS导通电压小于零,PDMOS导通电压大于零,NEMOS导通电压大于零,NDMOS导通电压小于零,2020/9/15,0 K 2(VGS-VTH) VDS-VDS2,VD,ID,非饱和区,VG,截止区,：为Si中电子的迁移率 Cox : 为栅极单位电容量 W : 为沟道宽 L : 为沟道长,饱和区,K (VGS-VTH)2,2020/9/15,一、电阻负载NMOS反相器,VDD,RL,VIN=VGS,VOUT=VDS,1. VIN0V时,N管截止,VOUT=VOH=VDD,驱动管,负载,G,S,D,VGS= VIN=0v VGS(th),S,G,D,2020/9/15,2. VIN=VOHVDD时,N管非饱和导通,可将MOS等效为可变电阻RMOS,VDD,RL,VIN=VGS,VOUT=VDS,若RLRMOS则VOUT 0,G,S,D,VGS= VIN VDD VGS(th),VG,2020/9/15,电阻负载型反相器电压传输特性,VDD,RL,VOUT,VIN,VIN,VOUT,RL增大,G,S,D,由传输特性曲线可见： （1）VOH=VDD，（2）RL，VOL（3）RL，过渡区变窄 要使反相器性能，须有大阻值RL。,2020/9/15,为了使反相器的传输特性好,R,负载,驱动,MOS晶体管的导通电阻随管子的尺寸不同而不同，通常在K欧数量级，假设它为3K欧，负载电阻取它的10倍为30K欧，用多晶硅作负载电阻时，如多晶硅的线宽为2微米的话，线长需为2mm。,占面积很大，因此通常用MOS管做负载,要使反相器性能，须有大阻值RL。,2020/9/15,ML工作在饱和区,VIN 0,MI管截止,VIN VDD,有比电路,二、 E/E MOS反相 器,G,S,D,G,S,D,VDD,MI,ML,ML管饱和导通,二、 饱和负载E/E NMOS反相器,M1非饱和导通,ML管饱和导通,W: 为沟道宽 L: 为沟道长,导电因子比,VTL 为ML管的开启电压， VTI为MI管的开启电压，,因此称为饱和负载反相器,2020/9/15,E/E MOS反相器电压传输特性,Vin,VDD,G,S,D,G,S,D,12,(1)VOH比电源电压VDD低一个阈值电压VTL；,(3) ML和MI的宽长比影响tf。,(2)VOL与R有关，为有比电路；,(4)上升过程由于负载管逐渐接近截止，tr较大。,2020/9/15,采用耗尽型，VGS=0时,一直工作处于导通状态,VIN 0,驱动管ME截止,VIN VDD,ME非饱和导通,MD饱和导通,有比电路,ME,MD,三、耗尽负载（E/D ）MOS反相 器,VDD,G,S,D,G,S,D,VGSE= VIN=0v VTE,VTE 为ME管的开启电压， VTD为MD管的开启电压，,导电因子比：,不存在阀值损失,2020/9/15,VDD,E/D MOS反相器电压传输特性,G,S,D,G,S,D,VDD,(2) MD和ME的宽长比影响tf。,(1)VOL与R有关，为有比电路；,(3)上升过程由于负载管逐渐接近截止，tr较大。,(4)工作过程中负载管始终开启 功耗较大。,2020/9/15,15,1. 结构和自举原理,当Vi=VIH，Vo=VOL,VGL=VDDVTB,四、自举负载NMOS反相器,预充电管,自举电容起正反馈的作用,G,S,D,G,S,D,G,S,D,VDSB=VGSBVGSBVTB,MB饱和,VGSL=VGLVSL=VGLVOL,VDSL=VDDVOLVGLVOL = VGSL VGSL VTL,ML饱和,VGSI=VGIVSI=VOH0=VDD,VDSI=VDIVSI=VOL0=VOL,VGSIVTI=VDDVTIVOL=VDSI,MI非饱和,2020/9/15,16,当Vi=VIH，Vo=VOL,预充电管,自举电容起正反馈的作用,G,S,D,G,S,D,G,S,D,MB饱和,ML饱和,MI非饱和,有比电路,区分有比电路和无比电路的一个简单方法：如输出低电平时输入管和负载管都导通，为有比电路，反之则为无比电路。,2020/9/15,G,S,D,G,S,D,G,S,D,自举过程： Vi 由VIH变为VIL ,MI截止,Vo 。 Vi 为VL 时电容两端电压为： 电容电压是不能突变的： VoVGL (电容自举),CB上的电荷量( CB VGSL )保持不变， VGSL不变 ML管处于固定的栅源偏置工作状态。,VGSL=VGLVOL=VDDVTB -VOL,MB截止,ML逐渐由饱和进入非饱和导通,MB截止,VDSL VGSL VTL,Vi 为VIH时，ML饱和,Vi 由VIH变为VIL，,VoVGL,VGSL不变， VDSL,ML由饱和状态进入非饱和状态，输出电压上升速度加快，tr减小。,ML非饱和状态，电阻小，从而使得输出电平达VDD，消除饱和E/E MOS反相器的输出高电平时的阀值损失,2020/9/15,2. 寄生电容与自举率,VGL CO = VGSL CB VGL = VGSL + Vo,由于寄生电容CO的存在：,应尽可能减小寄生电容Co，使达到80%以上。,MB和ML管存在寄生电容，这些寄生电容可以用一个对地的电容CO等效。,Vi 为VIL时，MB截止,2020/9/15,3. 漏电与上拉,自举电路中的漏电，会使自举电位VGL下降(尤其是低频)，最低可降到：VGL=VDDVTB ， 因而ML变为饱和导通，输出VOH降低：VOH=VDDVTBVTL 为了提高输出高电平，加入上拉元件MA (或RA)。,2020/9/15,由PMOS和NMOS 所组成的互补型电路叫做 CMOS,四、 CMOS反相 器,已成为目前数字集成电路的主流,CMOS结构的主要优点是电路的静态功耗非常小，电路结构简单规则,通常P沟道管作为负载管，N沟道管作为输入管。,G,S,S,D,VDD,2020/9/15,21,为了能在同一硅材料(Wafer)上制作两种不同类型的MOS器件，必须构造两种不同类型的衬底，图中所示结构是在N型硅衬底上，专门制作一块P型区域(p阱)作为NMOS的衬底的方法。同样地，也可在P型硅衬底上专门制作一块N型区域(n阱)，作为PMOS的衬底。为防止源/漏区与衬底出现正偏置，通常P型衬底应接电路中最低的电位，N型衬底应接电路中最高的电位。为保证电位接触的良好，在接触点采用重掺杂结构。,CMOS倒相器,2020/9/15,（1）静态功耗极低（WnW）。 （2）工作电源电压范围宽（318V）。 （3）抗干扰能力强，其直流噪声容限一般可达到 30%40%VDD。 （4）逻辑摆幅大（VssVDD）。 （5）输入阻抗高（1081010）。 （6）扇出能力强。（扇出因子N0可达50，但随着所带电路数目的增多，工作速度有所下降）。 （7）温度稳定性好。,CMOS逻辑电路的特点,（8）抗辐射能力强。 （9）成本低。 （10）动态功耗与工作频率密切相关（P动=CLfVDD2）。,2020/9/15,CMOS反相器工作原理,当输入电压Vin为高电平时，PMOS截止，NMOS导通，Vout=0,当输入电压Vin为低电平时，PMOS导通，NMOS截止，,VOL=0,VOH=VDD,在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。这是CMOS电路低功耗的主要原因。CMOS电路的最大特点之一是低功耗。,G,S,S,D,最大逻辑摆幅，且输出摆幅与p、n 管W/L无关 （无比电路） 。,VDD,2020/9/15,NMOS VGSVDS 非饱和,PMOS VGS VDS 饱和,CMOS反相器的传输特性,NMOS,PMOS,NMOS VinVout 非饱和,PMOS (VDD-Vin) -Vtp 截止 (VDD-Vin) +Vtp VDD -Vout 非饱和 (VDD-Vin) +Vtp VDD -Vout 饱和,2020/9/15,NMOS VinVout 非饱和,PMOS (VDD-Vin) -Vtp 截止 (VDD-Vin) +Vtp VDD -Vout 非饱和 (VDD-Vin) +Vtp VDD -Vout 饱和 ,Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,Vtn,VDDVtp,VinVoutVtp,VDD+VtpVinVoutVtp,VinVoutVtn,VtnVinVoutVtn,VoutVtp,Vout=Vin,VoutVtn,N饱和 P饱和,VinVDDVtp,2020/9/15,26,其中：,2020/9/15,CMOS反相器的工作区划分及特性分析,（1）1区：N管截止，P管非饱和导通 输入电压：0ViVTN， 输出特征：输出电压为VO=VDD， 不随输入电压变化；,n管截止， VOH=VDD,2020/9/15,（2）2区:N管饱和导通, P管非饱和导通 输入电压： VTNViVO+VTP, 输出特征：输出电压随输入电压 的增大而减小，且减小趋势变快；,Ip非+In饱=0,In饱= -Ip非,2020/9/15,（3）3区: N管饱和导通, P管也饱和导通 输入电压： VO+VTPViVO+VTN 输出特征：输出电压陡峭变化， 输入电压增大一点就导致输出 电压飞快下降；,此时反倒相器电流达到最大值， VO随Vi变化剧烈，称为高增益区或过渡区，有：,Ip饱+In饱=0，,其中，V*转换电平，若VTn=VTp，且kp=knV*=VDD/2。,2020/9/15,（4）4区：N管非饱和导通 P管饱和导通 输入电压： VO+VTNViVDD+ VTP 输出特征：输出电压随输入电压的增 大而继续减小，但减小趋势变缓,Ip饱+In非=0,2020/9/15,（5）5区:N管非饱和导通 P管截止 输入电压： VDD+ VTPViVDD, 输出特征： VO=0，不随输入电压变化,五个工作区，经过分析可分别得到五个工作区的VoVi关系公式，五区的关系式综合完成了电路由截止到导通的传输过程描述,p管截止，VOL0。,实际上，p或n管截止时，倒相器仍有微弱静态漏电流通过，主要由电路中pn 结漏电或表面漏电引起VOL0，VOHVDD。,2020/9/15,1. VILmax、VOHmin的计算,VIL(max),VIH(min),VIN=VIL(max),Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,对Vin求导：,将Vin=VILmax, Vout=VoHmin带入（1），由（1）（2）式联立可求得VILmax和VoHmin,Q1点：N管工作在饱和区,P管工作在线性区,(1),CMOS反相器的几个重要参数,Q1,In饱= -Ip非,VOLmax,VOHmin,2020/9/15,2. VIHmin、VOLmax的计算,VILmax,VIHmin,VIN=VIHmin,Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,对Vin求导，得,将Vin=VIHmin, Vout=VOLmax带入（1），由由（1）（2）式联立可求得VIHminVOLmax,Q2：N管工作在线性区,P管工作在饱和区,（1）,VOLmax,VOHmin,Q2,Ip饱+In非=0,2020/9/15,CMOS反相器的逻辑阈值,N管和P管均工作在饱和区,令 VM=Vin 得,Vout=Vin,Ip饱+In饱=0，,CMOS反相器的噪声容限,2020/9/15,例 考虑一个具有如下参数的CMOS反相器电路：,计算电路的噪声容限,【分析】,VILmax,VIHmin,Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,VOLmax,VOHmin,Q2,Q1点：N管工作在饱和区,P管工作在线性区,In饱= -Ip非,Q1,Q2：N管工作在线性区,P管工作在饱和区,Ip饱+In非=0,2020/9/15,解: 对于CMOS反相器来说,VOL=0V,VOH=3.3V,当VIN=VILmax时,nMOS管工作在饱和区,pMOS管工作在线性区,In饱= -Ip非,VILmax,VIHmin,Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,VOLmax,VOHmin,Q2,Q1,2020/9/15,当VIN=VIHmin时,nMOS管工作在线性区,pMOS管工作在饱和区,VILmax,VIHmin,Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,VOLmax,VOHmin,Q2,Q1,Ip饱+In非=0,2020/9/15,2020/9/15,CMOS倒相器的两个静态都总有一个管子截止: CMOS倒相器的开关特性开关特性更接近于TTL电路， 保持了MOS集成电路的无延迟和无存储的特点。 动态功耗取决于电路的工作频率: _低频工作时，CMOS倒相器为微功耗电路， _高频（尤其在超高频）工作时，动态功耗的飞速增加， CMOS倒相器不再为微功耗电路。,CMOS反相器的瞬态特性开关特性,上升时间 tr ： 波形从稳态值的10%上升到90%所需要的时间,下降时间tf： 波形从稳态值的90%下降到10%所需要的时间,导通延迟时间tpHL： 输入电压上升到最大值的50%到输出电压下降到稳态值的50%所需要的时间,截止延迟时间tpLH： 输入电压下降到最大值的50%到输出电压上升到稳态值的50%所需要的时间,延时时间平均延时时间,2020/9/15,CL为负载电容：由下一级的输入电容、本级的输出电容和连线电容组成。 带负载门数越多， 连线越长，CL越大，延迟越大。,2020/9/15,CMOS反相器的下降时间tf,Vi=VDD,饱和区,1. VOUT 从90%VDD 下降到 VDD-VTH : tf1,N管：VDS = VOUT VDD-VTH VGS-VTH, 工作在饱和区,2. VOUT 从VDD-VTH 下降到 10%VDD: tf2,tf1的计算,2020/9/15,线性区,N管：VDS = VOUT VGS-VTH,工作在线性区,tf2的计算,2. VOUT 从VDD-VTH 下降到 10%VDD: tf2,非,Vi=VDD,2020/9/15,设VTN0.2VDD，则,下降时间由N管的尺寸决定,2020/9/15,CMOS反相器的上升时间tr,Vi=0,设|VTP|0.2VDD，则,上升时间由P管的尺寸决定,如果N管和P管尺寸相等，KP 0.5KN(p 0.5 n),则tr 2tf，因此，若希望trtf，则WP 2WN,2020/9/15,MOS反相器的设计,反相器的设计主要是确定MOS管的宽度,对有比反相器：,对CMOS反相器:,1.根据VM确定尺寸 2.根据上升下降时间相等原则设计（WP/WN2:1),根据VOL确定两管尺寸,2020/9/15,CMOS反相器中的功耗,n,p,n管截止,p管导通,输出为“1”,n p管同时导通,输出从“1”“0”,p管截止, n管导通,输出为“0”,CMOS反相器工作在两种状态,静止状态,电荷转移状态 （动态）,2020/9/15,1.当输入信号为0时：,输出保持1不变，没有电荷转移,3.当输入信号从01(发生跳变)时：,输出从“1”转变为“0”, 有电荷转移,0,1,2.当输入信号为VDD时：,输出保持0不变，没有电荷转移,CMOS反相器的功耗,动态功耗,2020/9/15,功耗组成： 1. 静态功耗 2. 动态功耗,1.静态功耗PS,在输入为0或1（VDD)时，两个MOS管中总是一个截止一个导通，因此没有从VDD到VSS的直流通路，也没有电流流入栅极，因此其静态电流和功耗几乎为0。,2020/9/15,考虑扩散区与衬底之间的反向漏电流后，存在较小反向漏电流,随着特征尺寸的减小，漏电流功耗变得不可忽视，减小漏电流功耗是目前的研究热点之一。,2020/9/15,2.动态功耗PD,VIL,VIH,Vin,Vout,0,VDD,VDD,(1),(2),(3),(4),(5),N截止 P非饱和,N饱和 P非饱和,N非饱和 P饱和,N非饱和 P截止,1. 短路电流功耗：在输入从0到1或者从1到0瞬变过程中，NMOS管和PMOS管都处于导通状态，此时存在一个窄的从VDD到VSS的电流脉冲，由此引起的功耗叫短路电流功耗。,通常（开关频率较低时）为动态功耗的主要组成部分,2. 瞬态功耗：在电路开关动作时，对输出端负载电容进行放电引起的功耗。,2020/9/15,瞬态功耗,Vin,Vout,E=CLVDD2,Pdyn=E*f=CLVDD2f,为减小功耗需要减小CL ,VDD 和f,动态（翻转）的能量和功耗：与驱动器件的电阻无关,每次翻转消耗的能量E,2020/9/15,短路电流功耗,Vin,Vout,2020/9/15,2020/9/15,2020/9/15,2020/9/15,CMOS反向器的功耗表达式,P=fCLK CL VDD2+ ISC tSC VDD fCLK+IDC VDD+ILeak VDD,在此：CL为负载电容，VDD为电源电压， ISC为穿通电流的平均值，tSC为穿 通电流流过的时间 ，fCLK为时钟周期， IDC为直流电流，ILEAK为漏电流。,2020/9/15,CMOS 反相器版图,Polysilicon,In,Out,GND,PMOS,2l,Metal 1,NMOS,Contacts,N Well,2020/9/15,Two Inverters,Connect in Metal,Example: CMOS Inverter Layout,2020/9/15,Design Idea,2020/9/15,Virtuoso and LSW,2020/9/15,Drawing the N-Diffusion (Active),2020/9/15,The Gate Poly,2020/9/15,Making Active Contacts,2020/9/15,Covering Contacts with Metal-1,2020/9/15,The N-Select Layer,2020/9/15,Drawing the P-Diffusion (Active),2020/9/15,Transistor Features,2020/9/15,The P-Select Layer,2020/9/15,Drawing the N-Well,2020/9/15,Placing the PMOS and NMOS transistors,2020/9/15,Connecting the Output,2020/9/15,Connecting the Input,2020/9/15,Making a Metal-1 connection for the Input,2020/9/15,Power Rails,2020/9/15,P-Substrate Contact,2020/9/15,N-Substrate Contact,2020/9/15,Enclosing the substrate contact,2020/9/15,Design Rule Checking,2020/9/15,Final Layout,2020/9/15,结 论,静态CMOS逻辑电路噪声容限较大 CMOS电路的特点之一是功耗小，其静态功耗几乎为0 CMOS反相器为无比反相器 CMOS反相器的PMOS和NMOS沟道宽的比值大约为2：1(L 相同)时，tPLH和tPHL大致相同，上升时间和下降时间也大致相同 为了减小tPHL（或下降时间tf）,可增大NMOS的尺寸 为了减小tPLH （或上升时间tr）,可增大PMOS的尺寸,2020/9/15,作 业,考虑具有如下参数的CMOS反相器,求电路的噪声容限以及逻辑阈值.电源电压取3.3V.,2. 设计一个CMOS反相器: 器件参数同上题,电源电压为3.3V,两个晶体管的沟道长度为Ln=Lp=0.8um. a: 求当电路的逻辑阈值为1.4V时,Wn/Wp的值. b:这个反相器的CMOS制作工艺允许VTn,VTp的值在标称值有正负15%的变化 假定其他参数仍为标称值，求电路的逻辑阈值的上下限,