为了减轻总线负载

为了减轻总线负载,总线上的部件都应该具备什么样的特点? 部件应通过三态驱动缓冲电路与总线连通 什么是总线？总线传输有何特点？ 2试比较同步通信和异步通信。 3 说明存取周期和 存取时间的区别。 4 什么是存储器的带宽？若存储器的数据总线宽度为32 位，存取周期 为200ns，则存储器的带宽是多少？ 5.试比较静态RAM和动态RAM。1、总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线，它是由 导线组成的传输线束， 按照计算机所传输的信息种类，计算机的总线可以划分 为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道， 主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连 接，从而形成了计算机硬件系统在计算机系统中，各个部件之间传送信息的公共 通路叫总线，微型计算机是以总线结构来连接各个功能部件的。2、同步通信所谓同步通信是指在约定的通信速率下，发送端和接收端的时钟信号频率和相 信始终保持一致(同步)，这就保证了通信双方在发送和接收数据时具有完全一 致的定时关系。同步通信把许多字符组成一个信息组，或称为信息帧，每帧的开始用同步字符 来指示。由于发送和接收的双方采用同一时钟，所以在传送数据的同时还要传送 时钟信号，以便接收方可以用时钟信号来确定每个信息位。同步通信要求在传输线路上始终保持连续的字符位流，若计算机没有数据传 输，则线路上要用专用的“空闲”字符或同步字符填充。同步通信传送信息的位数几乎不受限制，通常一次通信传的数据有几十到几千 个字节，通信效率较高。但它要求在通信中保持精确的同步时钟，所以其发送器 和接收器比较复杂，成本也较高，一般用于传送速率要求较高的场合。 异步通信是指通信中两个字符之间的时间间隔是不固定的，而在一个字符内各位 的时间间隔是固定的。异步通信规定字符由起始位(start bit)、数据位(data bit)、奇偶校验位(parity) 和停止位(stop bit)组成。起始位表示一个字符的开始，接收方可用起始位使自己 的接收时钟与数据同步。停止位则表示一个字符的结束。这种用起始位开始，停 止位结束所构成的一串信息称为帧(frame)(注意：异步通信中的帧”与同步通信 中“帧”是不同的，异步通信中的“帧”只包含一个字符，而同步通信中“帧”可包含几 十个到上千个字符)。在传送一个字符时，由一位低电平的起始位开始，接着传 送数据位，数据位的位数为 58。在传输时，按低位在前，高位在后的顺序传送。 奇偶校验位用于检验数据传送的正确性，也可以没有，可由程序来指定。最后传 送的是高电平的停止位，停止位可以是1 位、 1.5位或2位。停止位结束到下一 个字符的起始位之间的空闲位要由高电平2来填充(只要不发送下一个字符，线 路上就始终为空闲位)。 从以上叙述可以看出，在异步通信中，每接收一个字符，接收方都要重新与发送 主同步一次，所以接收端的同步时钟信号并不需要严格地与发送方同步，只要它 们在一个字符的传输时间范围内能保持同步即可，这意味着南时钟信号漂移的要 求要比同步信号低得多，硬件成本也要低的多，但是异步传送一个字符，要增加 大约 20的附加信息位，所以传送效率比较低。异步通信方式简单可靠，也容 易实现，故广泛地应用于各种微型机系统中。异步通信和同步通信的比较（1）异步通信简单，双方时钟可允许一定误差。同步通信较复杂，双方时钟的 允许误差较小。（2）异步通信只适用于点 点，同步通信可用于点 多。（3）通信效率：异步通信低，同步通信高。3、存取周期：（1）把信息代码存入存储器，称为“写”，把信息代码从存储器中取出，称为“读”。（2）存储器进行一次“读”或“写”操作所需的时间称为存储器的访问时间（或读写 时间），而连续启动两次独立的“读”或“写”操作（如连续的两次“读”操作）所需的 最短时间，称为存取周期（或存储周期）。 （3）微型机的内存储器目前都由 大规模集成电路制成，其存取周期很短，约为几十到一百纳秒（ns）左右 存取时间：RAM完成一次数据存取所用的平均时间（以纳秒为单位）。存取时 间等于地址设置时间加延迟时间（初始化数据请求的时间和访问准备时间）。 读出时间与写入时间统称存取时间。 又称存储器访问时间。就是指从启动一 次存储器操作到完成该操作所经历的时间。具体来讲，从一次读操作命令发出到 该操作的完成，将数据读入数据缓冲寄存器谓之所经历的时间，即为存储器存取 时间。 这里需要指出，存取时间和存储周期不一样，而通常，存储周期略大 于存取时间。4、存储器带宽：单位时间里存储器所存取的信息量 体现数据传输速率技术指标 （位/秒，字节/秒）存储器的带宽决定了以存储器为中心的机器获取信息的传输速度，它是改善机器瓶颈的一的关键因素。 为了提高存储器的带宽， 可以采取以下措施：1、缩短存取周期； 2、增加存储字长，使每个存取周期可读/写更多的二进制位数； 3、增加存储体。计算方法：带宽=每个存取周期访问位数/存取周期。如存取周期为500ns,每个存取周期可访问16位, 则它的带宽为32M位/s。带宽的单位是 KB/s所以用 32/8=4B 约等于 0.004KB （1KB=1024B）200ns=2x10-7s所以带宽为：4x10A-3/2x107=20000KB/S5、静态RAM是靠双稳态触发器来记忆信息的；动态RAM是靠MOS电路中的栅极 电容来记忆信息的。由于电容上的电荷会泄漏，需要定时给与补充，所以动态 RAM需要设置刷新电路。但动态RAM比静态RAM集成度高、功耗低，从而成本也 低，适于作大容量存储器。所以主内存通常采用动态RAM,而高速缓冲存储器（Cache）则使用静态RAM。另外，内存还应用于显卡、声卡及CMOS等设备中， 用于充当设备缓存或保存固定的程序及数据。总线控制中的集中控制的 3种优先权仲裁方式的具体情况他们的区别是什么？那一种方式更好？总线的急用与仲裁总线主设备:对总线有控制权.总线从设备:对总线无控制权.总线通信原则:通信前由主模块发请求;同一时刻只允许一对模块间通信;模块同时使用总线时,应由总线控制器中的判优和仲裁逻辑按判优原则决定哪 个模块使用总线.总线判优方式:集中式总线控制逻辑集中的一处; 分布式总线控制逻辑分布在连接总线的各部件或设备中. 集中控制的三种常见优先权仲裁方式（1）链式查询方式:用 3 条控制线进行控制:BS（总线忙）；BR（总线讲求）；BG（总线允许）.特征:将BG串行地从一部件（I/O接口）送到下一个部件，直到到达有请求的部件为 止.优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低. 电路:链式查询靠接口的优先权排队电路实现.（2）计数器定时查询方式:总线上的任一设备要求使用总线时，通过BR线发出总线请求中央仲裁器接到请 求信号以后，在BS线为0的情况下让计数器开始计数，计数值通过一组地址线发 向各设备.每个设备接口都有一个设备地址判别电路,当地址线上的计数值与请求 总线的设备地址相一致时,该设备置1BS线，获得了总线使用权，此时中止计数 查询.口图 4.3（3）独立请求方式工作原理:每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi.当设备要求 使用总线时,便发出该设备的请求信号.总线控制器中的排队电路决定首先响应哪 个设备的请求,给设备以授权信号 BGi.优点:响应时间快,确定优先响应的设备所花费的时间少,用不着一个设备接一个 设备地查询.其次,对优先次序的控制相当灵活,可以预先固定也可以通过程序来改变优先次序； 还可以用屏蔽（禁止）某个请求的办法,不响应来自无效设备的请求.三种方法控制线数目的比较: 链式查询方式只用二根线.计数器定时查询方式大致用bg 2n根线,n是允许接纳的最大部件数. 独立请求方式要用 2n 根线.一个单位是 MBps 一个单位是 Mbps答案是 8*16/8=16,还是 8*16