基于DSP的信号处理系统的硬件设计

基于 DSP 的信号处理系统的硬件设计张晓洁，杨春金 武汉理工大学信息工程学院，武汉（430070） E-mail：zljlj8384163 摘要：本论文简述了信号相位差测量技术，以数字信号处理器为核心的处理平台，实现了 一种基于 DSP 的相关分析法测量相位差的方法。根据 DSP 的功能特点设计了一种适合低频 信号的数据采集和数据通信电路；探讨了相关分析算法测量信号相位差的特点以及数据处理影响，设计了合适的算法.关键词：DSP；相位差；相关分析1引言DSP 是一种具有特殊结构的微处理器。DSP 的内部采用程序总线和数据总线分开的总 线结构，具有专门的处理器，广泛采用流水线操作，提供特殊的数字信号指令，可以用来快 速的实现各种数字信号处理算法。根据数字信号处理的要求，DSP 一般具有以下特点:(l ) 在一个指令周期内，可完成一次乘法和一次加法。(2) 程序和数据空间分开，可以同时访问指令和数据。(3) 片内具有快速 RAM，通常可通过独立的数据总线，在两块芯片中同时访问。(4) 具有低开销或无开销的循环及跳转的硬件支持(5) 快速的中断处理和硬件 I/O 接口支持。(6) 具有单周期内操作的多个硬件地址产生器。(7) 可以并行执行多个操作。(8) 支持流水线操作，使取值、译码、取操作数和执行等操作可以重叠执行。目前主流的 DSP 生产厂家有 TI，ADI 公司、朗讯公司和摩托罗拉公司，产品线覆盖了 从低端的 8 位定点运算到高端的 32 位定点和浮点运算。DSP 主要适用于需要大量重复运算 的场合，目前广泛应用于通讯、医疗仪器、多媒体和雷达信号处理等领域1。2相位差信号同频信号的相位差是现代社会应用中重要的测试参数，相位差的测量是电气测量的一项 基本内容，其含义为两个同频率周期信号的相位差值2。在实际工作中我们可以根据原声和 回声信号的相位差测量两物体之间的距离、障碍物形状和温度等。此外，同频率正弦信号的 相位差测量在工业自动化、智能控制及通讯电子等许多领域都有着广泛的应用，如电工领域 中的电机功角测试，介质材料损耗角的确定等等。因此如何精确的测量出两个同频信号的相 位差就显得犹为重要。 相位差测量方法分析传统的测量相位差的方法很多，有示波器测量法，将相位差转化为时间间隔法，电压测 量法等。通常的测量方法是对两个输入信号进行调理，应用过零检测的方发使其变换成两个 方波，然后对这两个方波进行比较得到鉴相脉冲，即相位差脉宽。再由鉴相脉冲来控制计数 器的开停，即用高频时钟脉冲去填充两个信号的相位差，从而实现相位差的测量。而计数电路计数是以时钟信号的上升沿为触发信号的，所以由这种方法测得 内的时钟脉冲个数 N，仅仅反映了 内所包含的时钟脉冲上升沿的个数，N *Tclk 也就无法准确的反映鉴相脉宽T 。这是由计数方法本身所带来的误差，在相位差测量中是无法避免的。当相位差脉宽远远大于用于计数的高频时钟脉冲周期时，这个误差完全可以忽略不计。在实际的测量电路中，由于受限于电子元器件物理特性的影响，前端的信号调理电路和 过零检测电路势必会带来方波信号相对于输入信号过零点的偏移，所以得到的方波信号的相 位实际上是原始输入信号的相位和调理电路及过零检测电路导致相位差的综合相位。这些都 是相位差测量中不得不考虑的误差。除了过零检测法，频谱分析法是将信号变换到频域范围 内进行比较，为了达到一定的精度，其采样点不能太少，由此引起的计算量很大，而且存在 “栅栏效应”和“泄漏”现象3。采用相关分析算法测量信号的相位差，可以克服这些缺点。特别是对于相关函数具有很强的噪声抑制能力，将比传统的过零检测法和频谱分析法具有优越性，它具有测量准确，抗 干扰能力强和响应速度快等特点4。 相位差测量原理如图 1 所示，u1 (t ) 为被测信号，u2 (t ) 为延时后的被测信号，u1 (t ) 显然和 u2 (t ) 的频率 相同。由上图可以看出，T1 为延时的时间，T 为被测信号的周期，那么测得T1 和T 的比值，112 = 360o * (T / T ) 可以计算得到u (t ) 和 u (t ) 的相位差。u1 u2T1T 相关分析法图 1 被测信号 u1 (t ) 和 u2 (t ) 波形图相关分析算法是利用两同频正弦信号的互相关函数零时刻值与其相位差的余弦值成正 比的原理获得相位差5。由于相关函数具有很强的噪声抑制能力，它具有测量准确，抗干扰 能力强和响应速度快等特点。信号的相关是指信号与信号之间的关联程度，进而说明了信号变化的快慢。在描述同一 信号变化的快慢时用自相关来描述，自相关函数如公式6（2-1）：Rx (t1 , t2 ) = x1 x2 f ( x1, x2 ; t1 , t2 )dx1dx2 在描述不同信号变化的快慢时用互相关来描述，互相关函数如公式（2-3）：Rxy (t1 , t2 ) = xyf ( x,y; t1 , t2 )dxdy 由于噪声通常与信号不相关，因而相关函数有很好的噪声抑制能力。（2-2）（2-3）相关分析测量法基于两同频正弦信号的互相关函数零时刻值与其相位差的余弦值成正比的原理获得相位差。特别是对于低频信号的相位差测量由于其抑噪能力而降低了误差。 假设有两个同频且叠有噪声的信号 x(t ) 和 y(t ) ：x(t) = A sin(t + 1 ) + N x (t)y(t ) = B sin(t + 2 ) + N y (t ) 其中 N x (t ) 和 N y (t ) 为噪声，两信号的互相关函数为：（2-4）（2-5）TR ( ) = 1x(t ) y(t + )dtTxy01 TT= A sin(t + ) + N(t)B sin(t + ) + N(t )dt（2-6）当 = 0 时，Rxy01 T(0) =T 0T1xx(t ) y(t )dt2y（2-7）= 1 A sin(t + ) + N(t)B sin(t + ) + N(t )dtT1x2y0由于噪声与信号不相关，且两噪声也不相关，并利用三角函数的正交性可得到：TR (0) = 1AB sin 2 (t ) cosdt = AB cos( )（2-8）xy即有：T0cos = cos(1 2 ) = 2 *212Rxy (0)AB（2-9）R = arccos 2 * xy(0)（2-10）AB由此可知，计算出两个信号的幅值A，B，以及它们在 = 0 的互相关函数 Rxy (0) ，即可求 出相位差 。但对于A，B不能用常规的方法求得，因为信号叠加有噪声。为此，我们用自相关的方法得到A，B的值。性能分析：由于噪声信号通常与有效信号的相关性很小，因而此方法有很好的噪声抑制 能力。此方法不存在像时间差法那样的由于过零比较带来的误差，也没有“相-幅”特性，且 前级电路简单，当采样点的个数为很多个周期的时候，非整周期采样带来的误差可以减小。 但是，由于 A/D 变换器的量化位数是有限的，所以存在量化误差，另外由于信号在传输过 程中有噪声叠加，会引起随机误差。要想高精度的测量相位值，就必须整周期采样。2.4相位差测量方法的比较和精度分析传统相位差测量方法的测量误差主要来自对模拟信号的处理过程中，如模拟滤波器在滤 除干扰的同时由于元件参数的离散性，测量元件受环境的影响以及元件老化带来的影响都会 引入测量误差；又如信号经过比较器时由于比较器门限电压的存入而造成测量误差，这些误 差都很难准确估量，也很难消除。传统的相位差测量方法无法应用于要求精度高、相位信号微弱以及高背景噪声条件下。相比之下，基于 DSP 信号处理和相位差测量技术在以下方面有很大的优势。（1）基于 DSP 的测量方法在理论上可以达到很高的测量精度。 我们考虑测量信号的初相： N 12 nm N x(n) sin() = arctan n =1 （2-11） N 1=2 nm x(n) cos() n =1N由式（2-11）可以看出，决定测量误差的最大因素不是对信号的采样速度和采样点数，而是对 x(n) 采样量化误差和对 cos(2 nm / N ) 和 sin(2 nm / N ) 计算时的舍入，他们都归结于 DSP 的有限字长效应。例如，假设采用 12 位的 A/D，量化误差为 1/4096，而等式右边的分子分母对误差都呈同方向变化，因此最终得到的计算结果的误差已经很小了。（2）基于 DSP 的测量，很大一部分用软件代替了传统的硬件测量，这样不仅消除了硬 件之间信号传递的干扰和不可靠性，而且节省了测量系统的成本。同时，软件代替硬件之后 使系统不受温度和时间老化等因素的影响，滤波器和求解器性能稳定。3. 硬件设计 系统功能本论文设计的 DSP 信号处理系统的主要功能是：首先由基准信号模块产生指定频率的 标准正弦信号，通过 AD 器件，按要求对输入的模拟低频信号进行采样，将数据存储到 DSP 的内部存储区，然后进行算法的处理，这些处理包括低频信号的预处理、相位差算法等的实 现。、系统的硬件设计主要考虑在满足系统的功能和设计要求条件下，以及芯片的元器件市 场供货情况，选择、确定系统硬件组成。信号处理系统主要由 DSP 芯片和周围功能模块组 成。DSP 芯片选用低功耗、功能强大的 TMS320C5416 DSP 芯片，配合周围的模块，包括电 源模块、扩展存储器模块、AD 转换模块、系统复位模块、时钟电路、串口通信模块等，实 现了一个 DSP 信号处理的硬件最小系统。 系统功能系统的组成原理框图如图 2 所示。本系统主要由 DSP 的供电电路、时钟电路、复位电 路、存储器接口、A/D 接口、多通道缓冲串口以及仿真接口组成。信号进入 AD 转换器，串 行 AD 将模拟信号保持、采样、量化后，由 DSP 的多通道串口 McBSP 将数据传输到 DSP 内部处理。DSP 芯片在完成数据处理功能的同时，还负责对 AD 的初始化，对电源和复位模 块协调等任务。电源模块提供处理系统所需的两种电压：3.3V、1.8V，同时保证提供足够的 负载电流。可以快速读取的 SRAM 芯片作为程序空间使用，在程序启动阶段，FLASH 芯片 内部的程序源代码和固定数据，被系统启动程序 Bootloader 搬移到外部程序区(即 SRAM)内， 高速运行。AD 转换器负责按设定的采样率、精度和增益将模拟信号转化为数字信号，通过 串口传输给 DSP 处理器。3.3硬件具体设计图 2 系统结构图 内部存储器设置C5416 DSP 片内提供了 32K16bit 的 ROM 和 128K16bit 的 SRAM。其中 ROM 内部包 含的 Bootloader 程序在系统上电时能把外部存储器中的源程序调到内部存储器中，允许源程 序存放在速度较慢的外部存储器中，降低了硬件资源的成本，片内 ROM 由厂家定制，位于 程序空间的 0xF0000xFFFF。片内 RAM 分为两个大小都为 64K 的块，其中 DARAM 和 SARAM 各有 8 块 8K16bit。在 DARAM 中，其中的 4 块定位在数据空间 0x00800x7FFF（当 OVLY=1 时，可以被映射到程序/数据空间）。剩下的 4 块 DARAM 被定位到程序空间0x180000x1FFFF。通过设置 DROM=1 可使定位在程序空间的 0x180000x1FFFF 的 RAM 映射到数据空间。在一个周期内它支持两次读操作，或者一次读操作和一次写操作。SARAM 被定位到程序空间 0x280000x2FFFF 和 0x380000x3FFFF。对于一般应用，正常工作时 尽量采用内部 RAM，需做如下设置：（1）设置 MP / MC = 0 ，使芯片工作在微计算机方式下。（2）设置 OVLY = 1 ，使片内的 0x00800x7FFF 既映射在程序区，又映射在数据区。（3）设置 DROM = 1 ，以便在数据区访问片内的 ROM 区。 信号采集模块根据方案设计，本文的系统选用 AD7328 作为数据采集的 A/D 转换芯片。AD7328 是美 国模拟器件公司（Analog Devices）生产的具有输入高阻抗的 8 通道 13 位 ADC，软件设置 输入范围为2.5V、5V、10V，并且功耗降低了 85%，最大的采样率是 1MSPS，完全能够 满足我们的采样要求。其外围接口的电路如图 3 所示。图 3 AD7328 的连接电路图AD7328 采用的是串行数据接收与发送方式，根据 AD7328 的接口时序图，C5416 DSP的 McBSP 串行接口工作于 SPI 模式时可直接与 AD7328 进行连接而不需要其他的外围电路。 论文中利用 C5416 的 McBSP0 口与 AD7328 进行连接，采用的时钟停止模式配置为： CLKSTP=11，CLKXP=1。如图 3-6 所示，AD7328 芯片的 CS 引脚连接到 DSP 的 BFSX0 作为片选信号，当CS 为 低电平时表示选通 AD 芯片；DIN 引脚连接到 BDX0 作为接收数据线；DOUT 引脚连接到 BDR0 作为输出数据线；SCLK 引脚连接到 BCLKX0，以 DSP 产生的时钟频率为基准。AD7328 利用写寄存器命令来控制选择采样的端口，由于 AD7328 芯片本身设计的原因， 当写第一个命令字时，接收到的数据不准确，写第二个命令字时，接收到的数据为第一帧数 据，因此其采集的一帧数据应予以丢弃。 外部存储器模块SST39VF160 是一个 1M16 的 CMOS 多功能 Flash（MPF）器件，由 SST 特有的高性 能 SuperFlash 技术制造而成， SST39VF160 的写（编程或擦除）操作电源电压为 3.3V。由 于 SST39VF160 芯片读写使能都是低电平有效，因此我们采用 74HC32（或门）和一个反相 器来控制 FALSH 的读写，其接口电路示意图如图 4 所示。图 4 SST39VF160 与 DSP 的接口示意图C5416 的 DS 引脚与 FLASH 芯片的 CE 连接作为片选信号。 R/ W 是高电平时为 DSP 的读信号，通过一个反相器成为低电平信号，再与 MSTRB 经过或门产生 FLASH 的读信号。 R/ W 是低电平时为 DSP 的写信号，它直接与 MSTRB 经过或门产生 FLASH 的写信号。 基准信号产生模块 本模块主要目的是为了产生指定频率的标准正弦波信号，产生的信号连接到 AD 芯片的其中一路输入端口作为基准信号。生成正弦信号的方法很多，可以通过软件编程实现，也可以使用信号发生芯片。考虑到系统的实时性要求，为了不增加 DSP 算法的复杂度，我们选 用了 AD9833，它是基于可编程信号发生器。AD9833 是 ADI 公司生产的一款低功耗，可编程波形发生器，能够产生正弦波、三角波、 方波输出。波形发生器广泛应用于各种测量，激励和时域响应领域。AD9833 无需外接元件， 输出频率和相位都可通过软件编程，易于调节。频率寄存器是 28 位的，主频时钟为 25 MHz 时，精度为 Hz；主频时钟为 1 MHz 时，精度可以达到 04 Hz。AD9833 是一块完全集成的 DDS（Direct Digital Frequency Synthesis）电路，仅需要 1 个外部参考时钟、1 个低精度电阻器和一些解耦电容器就能产生高达 12.5 MHz 的正弦波7。 除了产生射频信号外，该电路还广泛应用于各种调制解调方案，这些方案全都用在数字领域。 采用 DSP 技术能够把复杂的调制解调算法简单化，而且很精确。图 5 给出了 AD9833 的外 部硬件电路连接图。图 5 AD9833 的外部连接电路图外接有源晶体振荡器的输出送给 AD9833 作为主频时钟，DSP 的串口采用主动工作方 式，即用 SDATA 口发送数据，为了与 AD9833 的时序相配合，DSP 的接口时钟（SCLK 信 号）方式选择有延时的下降沿，FSYNC1 作为电路选通信号，FSYNC1 为低电平时 AD9833 被选通。4总结论文主要探讨了相关分析算法测量信号相位差的特点以及数据处理影响，设计了合适的 算法,介绍了 DSP 硬件平台的基本构成，分别介绍了基于 DSP 芯片的主要硬件模块设计，如 外部存储器模块，信号采集模块，基准信号采集模块，每个模块都给出了详细的说明。参考文献1Eyre J, Bier J. The evolution of DSP processors. Signal Processing Magazine, IEEE, 2000. 17(2):4351 2张鹏，徐进，曹建荣一种基于数字分析的相位差测量方法计算机测量与控制2004.12(3)3Togami M, Sumiyoshi T, Amano A. Stepwise Phase Difference Restoration Method for Sound SourceLocalization using Multiple Microphone Pairs. Acoustics. 200:111711204刘灿涛，赵伟，袁俊基于数字相关原理的相位差测量新方法计量学报，2002.23(3) 5何冬明，杨新志，薛忠杰基于算法的 DSP 硬件结构分析电子与封装，2004.(1)6Karnofsky K. Speeding DSP algorithm design. IEEE. 1996.33(7):79827张雄伟，陈亮，徐光辉DSP 芯片的原理与开发应用北京：电子工业出版社，2003.6064The Hardware Design of Signal Processing System Based onDSPZhang Xiaojie, Yang ChunjinSchool of Information Engineering, Wuhan University of Technology, Wuhan (430070)AbstractThe paper outlined the signal phase measurement technology and using a digital signal processor asprocessing platforms, and achieve a DSP-based signal phase comparison algorithm. According to DSP feature papers design circuits in the data acquisition and data communication for low-frequency signals; to discuss the characteristics of the relevant measurement signal analysis algorithms phase data processing, and design the appropriate filter.Keywords: DSP; Phase Difference; Correlation Analysis