数字锁相环的频率合成及其systemview仿真

Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date数字锁相环的频率合成及其systemview仿真哈尔滨工业大学硕士毕业论文模板1 绪论1.1 引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位，被控对象是压控振荡器。如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位v(t)和R(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。锁相环是构成频率合成器的核心部件。主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。锁相环路系统在各个领域都有很多的用途，发展将势不可挡。锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。频率合成是电子系统中的关键技术，是决定电子系统性能的主要设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，频率合成技术提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的；此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为数字锁相环(Digital Phase Lock Loop)。传统的锁相环由模拟电路实现，而数字锁相环与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，数字锁相环必然会在其中得到更为广泛的应用。近些年来, 由于大规模集成电路制造技术的广泛运用, 数字锁相环中的技术指标得到了很大的提高, 同时电路的体积也大大减小。利用这些高性能的器件, 可以组成体积小、杂散分量低的频率合成器。在许多电子设备中，常常需要产生多种频率且精度较高的信号，因此采用数字锁相环的频率合成器是一种比较实际可行的方法。1.2 锁相环技术的发展状况对锁相原理的数学理论描述方面，可追溯到20世纪30年代。1932年，在己经建立的同步控制理论基础上，Bellescize提出了同步检波理论，第一次公开发表了对锁相环路(PLL)的数学描述。众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送到检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送的信号。而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。而要保持两个振荡信号频率相等，则必然要使这两个信号的相位差保恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论基础。但当时，这一理论并未得到普遍重视，自到1947年，锁相技术才第一次得到实际的应用在电视机的水平扫描线的同步装置中。1930年建立了同步控制理论的基础，40年代，电视接收机中的同步扫描电路中开始广泛的应用锁相技术，使电视图像的同步性能得到很大改善。50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，林特塞（Lindscy）和查里斯（Charles）在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线性理论分析。70年代，随着集成电路的发展，开始出现集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。直到目前，各国学者仍在对锁相理论和应用进行着广泛而深入的研究。由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。如今，PLL主要应用在调制解调、频率合成、彩色电视机色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。锁相原理在数学方面，早在30年代无线电技术发展的初期就已经出现。进入50年代，随着空间技术的发展，由杰斐和里希廷利用锁相环路作为导弹信标的跟踪滤波器获得成功，解决了锁相环路最佳化设计问题。在60年代，维特比研究了无噪声锁相环路的非线性问题。到了70年代林特塞（Lindscy）和查里斯（Charles）进行了由噪声的一阶，二阶及高阶锁相环路的非线性理论分析。50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪遥测和遥控。60年代初随着数字通信系統的发展，锁相环应用愈来愈广，70年代，成为现代通信、电子技术领域中不可缺少的重要控制技术。80年代以后，数字锁相、集成锁相以及频率合成技术，大大推动数字通信、卫星通信的发展。随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环具有数字电路可靠性高、体积小、价格低等优点，还可以避免直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。目前，锁相环路的理论研究正在日益完善，应用范围遍及整个电子技术领域。且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。新世纪，锁相环技术是朝着集成化、多用化、数字化的方向发展，目前基于FPGA的可编程的数字锁相环及基于VHDL语言的锁相环技术发展成熟成为了研究热点。1.3 频率合成技术的发展状况频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。70多年来，频率合成技术有了较大的发展。频率合成是以一个或几个频率为基础，进行加、减、乘、除四则算术运算，合成出新的频率的一门技术。随着现代通信技术的迅速发展，雷达、宇航和遥控遥测技术的不断前进，越来越需要高频率稳定度、高频谱纯度、频率范围大的频率源，同时对频率合成的输出频率的个数等都有了越来越高的要求。21.3.1 直接模拟式频率合成器直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单，易于实现。直接模拟式频率合成器是由一个高稳定、高纯度的晶体参考频率 源，通过倍频器、分频器、混频器，对频率进行加、减、乘、除运算，得到各种所需频率。 直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是，直接模拟式频率合成器不能实现单片集成，而且输出端的谐波、噪声及寄生频率难以抑制。因此，直接模拟式频率合成器已逐渐被锁相式频率合成器、直接数字式频率合成器取代。frfo1/NfR参考分频器PDLPfo/NVCOF晶振1.3.2 锁相式频率合成器图1-1 锁相式频率合成器图1中，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fV的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：（1-1）显然，只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。其输出频率点间隔ffr。由于单环PLL频率合成器难于同时满足合成器在频带宽度、频率分辨率和频率转换时间等多方面的性能要求，因此，现代通信与电子设备中采用多环PLL频率合成器、吞除脉冲式锁相环频率合成器或锁相环分数频率合成器。在多环频率合成器中，使用多个锁相环路。如在三环锁相频率合成器中，高位环提供频率间隔较大的较高频率输出，低位环提供频率间隔较小的较低频率输出，加法环将前两部分加起来，从而获得既有较高的工作频率，频率分辨率也很高，又能快速转换频率的合成信号输出。在实际应用中，特别是在超高频工作情况下，为获得较大范围的频率选择（较多的频率数）和较小的步进频率，多采用吞除脉冲式锁相环频率合成器7，如图2所示。其实现方法为，在M分频器与压控振荡器之间插入高速双模前置分频器P与(P1)和吞除脉冲计数器A，最终得到总频计数分频比：（1-2）输出信号频率为：（1-3）可见，频率范围扩展了P倍，而频率间隔仍然保持为较小的fr。吞除脉冲锁相式整数环频率合成器是一种在通信、雷达等领域中得到广泛应用的器件，它的最大特点是频率间隔小、工作频率高。锁相式分数频率合成器的输出信号频率不必是参考信号频率的整数倍，可以是参考信号频率的小数倍。如果参考电压用fr表示，输出电压用fo表示，那么输出信号和参考信号的关系可以表示为：（1-4）其中，K和M为整数，0KM，而M决定了小数频率合成器的精度。小数频率合成器输出信号的最小频率间隔即输出频率精度由参考信号频率和小数频率合成器的分辨位数决定。由此可见，小数频率合成器在支持较高频率的参考信号的同时可以获得很高的输出频率精度。小数频率合成器有多种实现方式，其中小数频率合成器是最成功的实现方式。1.3.3 直接数字频率合成技术直接数字频率合成（Direct Digital Sequence）技术是20世纪80年代末，随着数字集成电路和微电子 技术的发展出现的一种新的数字频率合成技术，它从相位量化的概念出发进行频率合成。DDS技术与传统的频率合成技术相比，具有频率分辨率高、相位噪声小、稳定度高、易于调整及控制灵活等优点5。如图3所示，电路由相位累加器（Phase Accumulator）、正弦查询表（Look Up Table）、D/A转换器（Digital/Analog Converter）和低通滤波器（Low Pass Filter）等部分组成。DDS的工作原理实质上是以数控的方式产生频率、相位可控制的正弦波。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的二进制码 进行累加运算。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用，读出的数据 送入D/A转换器和低通滤波器。工作过程为：每来一个时钟脉冲fclk，N位加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据相加；另一方面输出M位作为取样地址值送入幅度/相位转换电路，幅度/相位转换电路根据这个地址输出相应的波形数据。最后经D/A转换器和低通滤波器将波形数据转换成所需要的模拟波形。相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满时就会产生一次溢出，这样就完成了一个周期，该周期就是DDS信号的频率周期。其主要关系式为：输出频率：（1-5）频率分辨率：（1-6）相位增量：（1-7）其中：K为频率控制字，N为相位累加器位数，fclk为时钟频率。尽管DDS技术有很多优点，但它也并不十分完美。其主要不足是合成信号的频率较低、频谱不纯6。1.3.4 混合式频率合成技术PLL技术具有高频率、宽带、频谱质量好等优点，但其频率转换速度低。DDS技术则具有高速频率转换能力、高度的频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度也不如PLL。混合式频率合成技术利用这两种技术各自的优点，将两者结合起来，其基本思想是利用DDS的高分辨率来解决PLL中频率分辨率和频率转换时间的矛盾。通常有DDS激励PLL和DDS附加PLL两种基本方案6。在DDS激励PLL方案中，使DDS在某个频率附近产生精细的频率步进，并且DDS的输出作为PLL的标准输入信号，同时将PLL设计成倍频环，将DDS产生的信号倍频到所需的频率范围内。该方案通过采用高的鉴相频率(DDS的输出频率)来提高PLL的转换速度，并利用DDS的高分辨率来保证小频率间隔。DDS附加PLL方案是在环路中插入混频器，使DDS和PLL的输出相加，其输出频率为：（1-8）为了使PLL具有很小的频率转换时间，PLL可采用高鉴相频率fr，而DDS小的频率间隔则可保证输出频率fo的精细变化。fo的上限频率取决于Nfr，频率分辨率取决于DDS。1.4 频率合成技术的现状与进展早期的频率合成器主要由分立元器件来实现。80年代以来，微电子技术和计算机技术的飞速发展，使得频率合成器趋于全集成化，所有电路都集成在一块芯片上。频率合成器 的发展趋势是频率更高、系统功能更强、制作工艺更先进、集成度更高、成本更低、系列品 种更加完善。双环或多环锁相式频率合成器、DDS与锁相式混合的频率合成器已经实现单片集成。频率合成器已经与通信系统收发信机的射频电路集成在一起，形成了集接收机、发射机、频率合成器于一体的SOC芯片。生产频率合成器芯片的厂商主要有美国的AD公司、国家半导体公司、Motorola公司、Qualcomm公司；日本的富士通公司和荷兰的Philips公司7。在有些场合，专用DDS芯片在控制方式、转化速度等方面往往与系统的要求差 距很大，这时可用EDA(电子设计自动化)技术按照自己的需要来设计基于DDS的ASIC。用EDA 技术来实现的过程是：首先按照“自顶向下”的设计思想，用VHDL(硬件描述语言)或图形输入等方法来编辑DDS的功能电路，然后经过功能仿真、编译、后仿真、编程验证等步骤，最后将后仿真正确的文件经编程电缆下载到FPGA中，该FPGA即为所定制的ASIC3。1.5 System View软件介绍目前，电子设计自动化EDA（Electronic Design Automatic）技术已经成为电子设计的潮流。为了使繁杂的电子设计过程更加便捷、高效，出现了许多针对不同层次应用的EDA软件。美国Elanix公司推出的基于PC机Windows平台的System View动态系统仿真软件，是一个已开始流行的、优秀的EDA软件。它通过方便、直观、形象的过程构建系统，提供丰富的部件资源，强大的分析功能和可视化开放的体系结构，已逐渐被电子工程师、系统开发/设计人员所认可，并作为各种通信、控制及其它系统的分析、设计和仿真平台以及通信系统综合实验平台。SystemView是基于Windows环境下运行的用于系统仿真分析的可视化软件工具，它使用功能模块(Token)去描述程序，无需与复杂的程序语言打交道，不用写一句代码即可完成各种系统的设计与仿真，快速地建立和修改系统、访问与调整参数，方便地加入注释。SystemView是一个完整的动态系统设计、分析和仿真的可视化开发环境。它可以构造各种复杂的模拟、数字、数模混合及多速率系统，可用于各种线性、非线性控制系统的设计和仿真。尤具特色的是，它可以很方便地进行各种滤波器的设计。系统备有通信、逻辑、数字信号处理(DSP)、射频/模拟、码分多址个人通信系统(CDMA/PCS)、数字视频广播(DVB)系统、自适应滤波器、第三代无线移动通信系统等专业库可供选择，适合于各种专业设计人员。该系统支持外部数据的输入和输出，支持用户自己编写代码(C/C)，兼容MATLAB软件。同时，提供了与硬件设计工具的接口，支持Xilinx 公司的FPGA芯片和TI公司的DSP芯片，是一个用于现代工程和科学系统设计与仿真的动态系统分析工具平台。SystemView已大量地应用于现代数字信号处理、通信系统及控制系统的设计与仿真等领域。利用SystemView，可以构造各种复杂的模拟、数字、数模混合系统，各种多速率系统。因此，它可用于各种线性或非线性控制系统的设计和仿真。在进行系统设计时，只需从SystemView配置的图标库中调出有关图标并进行参数设置，完成图标间的连线，然后运行仿真操作，最终以时域波形、眼图、功率谱等形式给出系统的仿真分析结果。1SystemView的库资源十分丰富，包括含若干图标的基本库（Main Library）及专业库（Optional Library），基本库中包括多种信号源、接收器、加法器、乘法器，各种函数运算器等；专业库有通讯（Communication）、逻辑（Logic）、数字信号处理（DSP）、射频/模拟（RF/Analog）等；它们特别适合于现代通信系统的设计、仿真和方案论证，尤其适合于无线电话、无绳电话、寻呼机、调制解调器、卫星通讯等通信系统；并可进行各种系统时域和频域分析、谱分析，及对各种逻辑电路、射频/模拟电路（混合器、放大器、RLC电路、运放电路等）进行理论分析和失真分析。SystemView能自动执行系统连接检查，给出连接错误信息或尚悬空的待连接端信息，通知用户连接出错并通过显示指出出错的图标。这个特点对用户系统的诊断是十分有效的。另一重要特点是它可以从各种不同角度、以不同方式，按要求设计多种滤波器，并可自动完成滤波器各指标如幅频特性（波特图）、传递函数、根轨迹图等之间的转换。在系统设计和仿真分析方面，SystemView还提供了一个真实而灵活的窗口用以检查、分析系统波形。在窗口内，可以通过鼠标方便地控制内部数据的图形放大、缩小、滚动等。另外，分析窗中还带有一个功能强大的“接收计算器”，可以完成对仿真运行结果的各种运算、谱分析、滤波。SystemView还具有与外部文件的接口，可直接获得并处理输入/输出数据。提供了与编程语言VC+或仿真工具MATLAB的接口，可以很方便的调用其函数。还具备与硬件设计的接口：与Xilinx公司的软件Core Generator配套，可以将SystemView系统中的部分器件生成下载FPGA芯片所需的数据文件；另外，SystemView还有与DSP芯片设计的接口，可以将其DSP库中的部分器件生成DSP芯片编程的C语言源代码。2 锁相环频率合成2.1 锁相环频率合成的原理许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，特点是利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器、环路滤波器和压控振荡器三部分组成，锁相环组成的原理框图如下图所示。环路滤波器压控振荡器鉴频器图2-1 锁相环原理图锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成UD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压UC（t），对振荡器输出信号的频率实施控制。锁相环中的鉴相器通常由模拟乘法器组成，利用模拟乘法器组成的鉴相器电路如图所示。UD(t)Ui(t)Uo(t)图2-2 鉴相器原理图鉴相器的工作原理是：设外界输入的信号电压和压控振荡器输出的信号电压分别为：（2-1）（2-2）式中的0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压uD为： （2-3）用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uC（t）。即uC（t）为：（2-4）式中的i为输入信号的瞬时振荡角频率，i(t)和o(t)分别为输入信号和输出信号的瞬时位相，根据相量的关系可得瞬时频率和瞬时位相的关系为： （2-5）即：（2-6）则，瞬时相位差d为：（2-7）对两边求微分，可得频差的关系式为：（2-8）上式等于零，说明锁相环进入相位锁定的状态，此时输出和输入信号的频率和相位保持恒定不变的状态，uc(t)为恒定值。当上式不等于零时，说明锁相环的相位还未锁定，输入信号fi和输出信号fo的频率不相等，uc(t)随时间而变。因压控振荡器的压控特性如图2-3所示，该特性说明压控振荡器的振荡频率u以0为中心，随输入信号电压uc（t）的变化而变化。该特性的表达式为:图2-3 压控振荡器压控特性上式说明当Uc(t)随时间而变时，压控振荡器的振荡频率u也随时间而变，锁相环进入“频率牵引”，自动跟踪捕捉输入信号的频率，使锁相环进入锁定的状态，并保持的状态不变。 2.2 锁相环频率的合成与应用(调制与解调)调制，是对信号源的信息进行处理，使其变为适合于信道传输的形式的过程。一般来说，信号源的信息（也称为信源）含有直流分量和频率较低的频率分量，称为基带信号。基带信号往往不能作为传输信号，因此必须把基带信号转变为一个相对基带频率而言频率非常高的信号以适合于信道传输。这个信号叫做已调信号，而基带信号叫做调制信号。调制是通过改变高频载波的幅度、相位或者频率，使其随着基带信号幅度的变化而变化来实现的。而解调则是将基带信号从载波中提取出来以便预定的接收者（也称为信宿）处理和理解的过程。调制在通信系统中有十分重要的作用。通过调制，不仅可以进行频谱搬移，把调制信号的频谱搬移到所希望的位置上，从而将调制信号转换成适合于传播的已调信号，而且它对系统的传输有效性和传输的可靠性有着很大的影响，调制方式往往决定了一个通信系统的性能。在通信中，常常采用的调制方式有以下几种：对于模拟调制而言，主要有幅度调制（调幅AM，双边带调制DSB）和角度调制（调频，调相）两种。对于数字调制而言，主要有脉冲调制（脉幅调制PAM，脉宽调制PWM等）以及增量调制DM等等。2.2.1 锁相环在调制中的应用调频，就是载频的频率不是一个常数，是随调制信号而在一定范围内变化，其幅值则是一个常数。与其对应的，调幅就是载频的频率是不变的，其幅值随调制信号而变。 一般干扰信号总是叠加在信号上，改变其幅值。所以调频波虽然爱到干扰后幅度上也会有变化，但在接收端可以用限幅器将信号幅度上的变化削去，所以调频波的抗干扰性极好，用收音机接收调频广播，基本上听不到杂音。使载波频率按照调制信号改变的调制方式叫调频。已调波频率变化的大小由调制信号的大小决定，变化的周期由调制信号的频率决定。已调波的振幅保持不变。调频波的波形，就像是个被压缩得不均匀的弹簧，调频波用英文字母FM表示。调幅波的特点是频率与载波信号的频率相等，幅度随输入信号幅度的变化而变化；调相波的特点是幅度与载波信号的幅度相等，相位随输入信号幅度的变化而变化。调幅波和调频波的示意图如下图所示。图2-4 调幅波与调频波上图的(a)是输入信号，又称为调制信号；图(b)是载波信号，图(c)是调幅波和调频波信号。 解调是调制的逆过程，它可将调制波Uo还原成原信号Ui。2.2.2 锁相环在解调中的应用调频波的特点是频率随调制信号幅度的变化而变化。由2-8式可知，压控振荡器的振荡频率取决于输入电压的幅度。当载波信号的频率与锁相环的固有振荡频率o相等时，压控振荡器输出信号的频率将保持o不变。若压控振荡器的输入信号除了有锁相环低通滤波器输出的信号uc外，还有调制信号ui，则压控振荡器输出信号的频率就是以o为中心，随调制信号幅度的变化而变化的调频波信号。由此可得调频电路可利用锁相环来组成，由锁相环组成的调频电路组成框图如图2-5所示。1调频信号解调信号环路滤波器压控振荡器鉴频器图2-5 锁相环调频电路根据锁相环的工作原理和调频波的特点可得解调电路组成框图如图2-6所示。调频信号调频信号载波晶振环路滤波器压控振荡器鉴频器图2-6 锁相环调频波解调电路2.2.3 锁相环在频率合成电路中的应用在现代电子技术中，为了得到高精度的振荡频率，通常采用石英晶体振荡器。但石英晶体振荡器的频率不容易改变，利用锁相环、倍频、分频等频率合成技术，可以获得多频率、高稳定的振荡信号输出。输出信号频率比晶振信号频率大的称为锁相倍频器电路；输出信号频率比晶振信号频率小的称为锁相分频器电路。锁相倍频和锁相分频电路的组成框图所示。图中的N大于1时，为分频电路；当0N1时，为倍频电路1。fo=Nfi一、ii鉴相器环路滤波器压控振荡器分频器Ni图2-7 锁相环频率合成器3 锁相环频率合成电路的设计本设计需要使用SystemView软件来模拟锁相环电路组成的倍频器、分频器、混频器、三环式频率合成器，以及FM调频电路和解调电路。3.1 锁相倍频器根据锁相环的原理，在锁相环路的反馈通道中插入分频器就可构成锁相倍频电路。如下图所示。o(t)/Ni(t) PDLFVCO Nvi(t)vo(t)o(t)图3-1 锁相倍频器框图鉴相器为模拟乘法器，在SystemView中，模拟乘法器可以使用Main Libraries里面的Multiplier（图符1）来模拟；环路滤波器是一个滤去两频率和频的低通滤波器，可以用SystemView中的Linear filter System来设置（图符5）；压控振荡器是由变化的振幅来控制波形的频率，原理和频率调制器一样，由Main Libraries里面的Freq Mod（图符2）来模拟。10图3-2 锁相倍频器的SystemView设计该信号源为正弦波信号（图符0），频率10Hz，通过鉴相器输入后，经过截止频率为5Hz的环路滤波器，进入压控振荡器，其固有频率为195Hz，输出后经过20分频的分频器（图符3）。正弦信号输入后，由于压控振荡器的频率与信号源不同，相位差信号输入压控振荡器之后控制压控振荡器的频率与至稳定后，得到输出电压10 20 = 200 Hz。输出波形功率谱可见，功率在200Hz出达到最大。实验的出波形与锁相环理论的结果相同图3-3 输出200Hz信号的功率谱输出波形为下图：图3-4 输出200Hz信号的波形图3.2 锁相分频器在锁相环路中插入倍频器就可构成锁相分频电路。如下图所示：o(t)/Ni(t) PDLFVCONvi(t)vo(t)o(t)图3-5 锁相环分频器框图当环路锁定时： 鉴相器为模拟乘法器，使用Main Libraries里面的Multiplier（图符1）来模拟；环路滤波器是一个滤去两频率和频的低通滤波器，可以用SystemView中的Linear filter System来设置（图符5）；压控振荡器是由变化的振幅来控制波形的频率，原理和频率调制器一样，由Main Libraries里面的Freq Mod（图符2）来模拟。10图3-6 锁相环分频器的SystemView设计该信号源为正弦波信号（图符0），频率10Hz，通过鉴相器输入后，经过截止频率为5Hz的环路滤波器，进入压控振荡器，其固有频率为195Hz，输出后经过2倍频的分频器（图符3）。正弦信号输入后，由于压控振荡器的频率与信号源不同，相位差信号输入压控振荡器之后控制压控振荡器的频率与至稳定后，得到输出电压100 0.5= 50 Hz。输出波形功率谱可见，功率在50 Hz出达到最大。实验波形和锁相环理论所得结果相同。图3-7 输出50 Hz信号的功率谱图3-8 输出50 Hz信号的波形图3.3 锁相混频器据锁相环的原理，在锁相环路的反馈通道中插入混频器（模拟乘法器），在通过滤波器滤除和频信号，经过一定放大，便可得到差频信号：|L(t)-o(t)|i(t)PDLFVCO混频vi(t)vo(t)o(t)差频放大L(t)图3-9 锁相环混频器框图鉴相器为模拟乘法器，模拟乘法器可以使用Main Libraries里面的Multiplier（图符1）来模拟；环路滤波器是一个滤去两频率和频的低通滤波器，可以用Linear filter System来设置（图符2）；压控振荡器由Main Libraries里面的Freq Mod（图符3）来模拟。通过压控振荡器之后，输出信号与另一正弦信号即本振信号通过混频器，混频器的作用是将两个信号相乘，故可用Multiplier（图符4）模拟，然后再次通过一个低通滤波器（图符6）滤掉和频，输入到鉴相器中。10仿真原理图形如下：图3-10 锁相环混频器的SystemView设计当本镇信号频率为 ，在时，混频器的输出频率为，经差频放大器后加到鉴相器上。当环路锁定时，本设计中取fi = 10 Hz，fL = 25 Hz，输出频率fo = 25 10 = 15 Hz，波形如下：图3-11 fi、fo、fL对应的波形图3-12 fi、fo、fL对应的波形由上至下依次是fi、fo、fL对应的波形的频率，频率为10 Hz、15 Hz、25 Hz。所得数据与根据锁相环理论算出的数据相同。4 复杂频率合成电路的设计4.1 三环式锁相环频率合成电路三环式锁相环由三个锁相环构成，如图所示。图4-1 三环式频率合成器框图环A和环B是锁相环倍频器，输入信号fi相同，图中为幅度为1 V，频率为10 Hz（图符0）；环A的输出信号叫做fA (t)，环B的输出信号叫做fB (t)，其中fA = NA fi，fB = NB fi，fC = fA / NC，图中为fA = 10100 = 1000 Hz（输出32），fB = 1050 = 500 Hz（输出33），fC = 1000 20 = 50 Hz；根据锁相环的理论，当环C锁相环稳定时，fo(t) - fB(t) = fC(t)，即f0(t) = fB(t) + fC(t)，图中f0(t) = fB(t) + fC(t) = 500 + 50 = 550Hz。根据锁相环原理，鉴相器为模拟乘法器，模拟乘法器可以使用Main Libraries里面的Multiplier来模拟；环路滤波器是一个滤去两频率和频的低通滤波器，可以用Linear filter System来设置；压控振荡器由Main Libraries里面的Freq Mod来模拟。混频器的作用是将两个信号相乘，故可用Multiplier模拟，然后再次通过一个低通滤波器滤掉和频，输入到鉴相器中10。仿真原理图形如下：图4-2 三环式频率合成器的SystemView仿真得出波形如下图所示。图4-3 输出频率为550Hz的功率谱密度由图可知，输出信号率在550 Hz处达到最大值，由此可知输出信号稳定在550 Hz，即f0(t) = fB(t) + fC(t)，仿真结果与理论结果相同。4.2 FM调频电路通的直接调频电路中，振荡器的中心频率稳定度较差，而锁相调频电路能得到中心频率稳定度很高的调频信号,锁相环调频电路如下图所示。环路滤波器的带宽必须很窄，截至频率应小于调制信号的频率。调制信号作为VCO控制电压的一部分使其频率产生相应的变化，由此在输出端得到已调频信号。 fi(t)晶振PD LFVCOf(t)调制信号+fo(t)调频波图4-4 锁相环调频电路的框图与前几例相同，鉴相器用Multiplier（图符1），环路滤波器用截频为5 Hz的低通滤波器（图符2），压控振荡器用Freq Mod（图符5），SystemView仿真原理图形：图4-5 锁相环调频电路的SystemView仿真图晶振频率为200Hz，与锁相环路稳定后的频率相同。信号源频率为50Hz，通过与控制电压相加后送入压控振荡器进行调频，输出波形如下：图4-6 得出调频波的波形图4-7得出调频波的波形4.3 锁相环调频波解调电路如果将环路的频带设计的足够宽，使环路捕捉带大于调频波的最大频偏，利用锁相环的跟踪特性，可以使VCO的振荡频率跟踪输入调频波的瞬时频率。如果VCO的电压-频率特性是线形的，则加到VCO的控制电压的变化规律必与调频波的瞬时频率变化规律相同，因此在LF的输出端可获得不失真的解调输出。调频波锁相解调的优点是解调门限值比普通鉴相器低4-5dB。下图是用锁相环实现调频波解调的原理框图：PDLFVCOVFM(t)调频波V(t)调制信号图4-8 锁相环解调电路的框图由于软件中没有直接的调频波，所以采用一个频率为25 Hz的正弦信号（图符3），通过一个载波频率为500 Hz的调频器（图符2），产生输出7所示的调频波。而后通过锁相环组成的FM解调电路，输出原信号（输出6），仿真原理图如下：图4-9锁相环解调电路的SystemView仿真图由调频原理可以得知，由调频解调电路输出的波形，应该与输入的正弦信号类似，如下图所示：图4-10 锁相环解调电路的输出波形如图4-10与图4-11对比可见，由于刚开始仿真是锁相环环路还没有锁定，所以出现部分误差。当数个周期后锁相环开始输出稳定正弦波形。图4-11 原信号的波形5 结论本次设计基于锁相环的基础理论，是高频电子电路中所学内容。本文从基础上回顾了锁相环的工作原理，各部分的组成、运算的公式、得出的波形等等。整个设计主要用SystemView软件实现，采用先画出框架，再调整参数得出波形的原理，得出了数字锁相环构成的分频器、倍频器、混频器、三环式频率合成器的输出波形，并且用MATLAB画出了同样的波形，验证了他们的工作原理。而后通过输出波形，也看到了由锁相环构成的调频电路和调频波解调电路的工作原理。本文用SystemView软件对锁相环频率合成器进行设计仿真，结果表明只要参数设置合理，电路模型正确，就可以得到理想的运行结果。此外，仿真过程中需要注意的问题：1) 合理设置采样率以及采样点数, 采样点数，只能是整数。采样点设的太多，波形太疏密不容易看出；采样点设的太少，波形失真就明显。需要细心的实验得出大概的点数。2) SystemView要求截止频率必须大于系统采样频率的百分之一，反复调试，使低通滤波器的截止频率在鉴相器输出的频率差和频率和之间找到合适的点。本设计目前可以应用在各种无线电台中，这些使用的频率合成器普遍采用可变数字式锁相环频率合成器。锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。参考文献1罗卫兵、孙桦、张捷，SystemView 动态系统分析及通信系统仿真设计，西安电子科技大学出版社，2001。2(日) 远坂俊昭，何希才译，锁相环(PLL)电路设计与应用，科学出版社，2006。3阳昌汉主编，高频电子线路，哈尔滨工程大学出版社，2000。4段九州、岳云天，“SystemView用于通信原理实验课教学的研究”，实验科学与技术，2007年4月第五期第二卷。5史飞，喻洪麟，“一种数字锁相环频率合成器的设计”，半导体技术，第28卷第11期二。6王树柯，“锁相环式频率合成器”，遥测遥控，1988年12月。7唐霜天、陈真，“数字锁相环频率合成器的环路分析与设计”，雷达与对抗，1997年第二期。8任艳玲，“利用SystemView对锁相环频率合成器的仿真”，实验科学与技术，2007年6月。9罗欢，“基于SystemView仿真的数字频率合成器”，现代电子技术，2007 年第5 期总第244 期。10李曼、刘芸江、张水平、王兴亮，“基于SystemView 的通信系统仿真”，现代电子技术，2002 年第3 期总第134 期。11何松柏、鲍景富、曾学刚，“高频数字锁相环的研究”，电讯技术，1997年4月第37卷第2期。12余国文、邓有训、严振华，“串行数字锁相频率合成器的设计”。13Y Sumi, Syoubu, K., Obote, S., Fukui, Y., Itoh, PLL frequency synthesizer with multi-programmable divider, Page(s):425 - 428 vol.4.14M. Kozak, E.G Friedman, Design and simulation of Fractional-N PLL frequency synthesizers, Circuits and Systems, 2004 Volume 4.15Stephen H. Kratzet,Phase Locked Loops (PLL) using a Charge Pump,PLLs with High Divide-by-N Factors, and Decimation Before Plotting，SystemView by ELANIX，AN126D Feb 1, 2001. 致 谢完成这篇数字锁相环的频率合成及其systemview的仿真此文，要感谢我的导师李仰军老师，在我论文起草到完成期间给了我很大的帮助，李老师还经常督促我的论文进展。本课题在选题及研究过程中得到李仰军老师和梁芳学姐的悉心指导。李老师多次询问研究进程，并为我指点迷津，帮助我开拓研究思路，精心点拨、热忱鼓励。李老师严谨求实的态度，踏踏实实的精神，不仅授我以文，而且教我做人。各位老师细心指导我的学习与研究，在此，我要向诸位老师深深地鞠上一躬。感谢我的同学四年来对我学习、生活的关心和帮助。-