信道本振失锁告警

上传人:d****1 文档编号:119177029 上传时间:2022-07-13 格式:DOCX 页数:6 大小:77.27KB
返回 下载 相关 举报
信道本振失锁告警_第1页
第1页 / 共6页
信道本振失锁告警_第2页
第2页 / 共6页
信道本振失锁告警_第3页
第3页 / 共6页
点击查看更多>>
资源描述
信道本振失锁告警本振失锁,是指选频模块或跟锁相源有关的模块存在故障,通 俗一点来说是指选频模块不能选中所设定的频点/频带来放大或过滤 不需要的频点/频带如你的是4 载波的选频直放站:设置了4 个频 点 12 25 38 51 那么,(下行,上行也是对应的)就应该是对 937.4 940.0 942.6 945.2 这几个信道放大,假如它第一个选频模 块有故障,它没有准确的放大937.4,而是偏移了一点或是很多,比如 是放大 937.1或是 921.2它就会出现本振失锁告警,不管是一个模块还是N个模块,只要其中之一有锁相源失败,就会告警! 处理方法就是更换相应的模块,俱体是哪个模块就要用频普仪来测试 了, 另外长时间满功率运行也可能会出现这种情况,你复位主机后告警会 暂时消除,但不久还是会再次出现所以建议你不要抱有侥幸心理锁相环百科名片锁相环(phase-locked loop)为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控 振荡器)和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC 所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差 的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复!达到锁频的 目的!能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。目录隐藏1、锁相环简介2、用途3、工作原理4、图书信息编辑本段1、锁相环简介锁相环由鉴相器、环路滤波器和压控振荡 器组成。鉴相器用来鉴别 输入信号Ui 与输出信号Uo之间的相位差,并输出误差电压Ud。Ud中的噪声和干扰成分被低 通性质的环路 滤波器滤除,形成压控振荡器(VCO)的控制电压Uc。Uc作用于压控 振荡器的结果 是把它的输出振荡频率 fo 拉向环路输入信号频率 fi ,当二者相 等时, 环路被锁定 ,称为入锁。维持锁定的直流控 制电压由鉴相器提供,因此鉴 相器的两 个输入信号间 留有一定的相位差。PLL :phase Locked Loop 相同步回 路, 锁相回路 ,用来统一整合时脉讯号 ,使内 存能正确的存 取资料。直接数字 频率合成 (DDS Digital Direct Frequency Synthesis) 技术是一种 新的 频率合成方法,是频率合成技术的一次革命,JOSEPH TIERNEY等3人于1971年 提出了直接数字频率合成的思想,但由于受当时微电子技术和数字信 号处理技术的限 制, DDS 技术没有受 到足够重视,随着电子工程领域 的实际需要以及数字集成电路 和微电子技术 的发展, DDS 技术日益显露出它的优越 性。DDS 是一种全数 字化的频率合成器,由相位累加 器、波形 ROM、D/A 转换器和 低通滤波器构 成。时钟频率给定后,输出信号的频率取决于 频率控制字,频率分辨率 取决于累加器位数,相位分辨率取决于 ROM的地址线位数,幅度量化噪声取决于 ROM 的数据位字长和 D/A 转换器位数。DDS 有如下优点 :频率分辨率高,输出频点多,可达 个频点(N为相位累加器位数);频率切 换速度快,可达 us 量级; 频率 切换时相位连续; 可以输出宽带正交信号; 输出 相位噪声低,对参考频率源的相 位噪声有改善作用;可以产 生任意波形; 全数 字化实现,便于集成,体积小, 重量轻,因此八十年代以来各 国都在研 制和发展各自 的DDS产品,如美国QUALCOMM公司的Q2334 , Q2220 ; STANFORD 公司的 STEL-1175,STEL-1180 ; AD 公司的 AD7008,AD9850,AD9854 等。这些 DDS 芯片的时钟频率 从几十兆赫兹到几百兆赫兹不等, 芯片从一般功能到集成有 D/A 转换器和正交 调制器。PLL: Phase Locked Logic 相同步逻辑锁相环的 用途是在收、发通信双方建 立载波同步或位同步。因为 它的工作过程是 一个自动频率(相位)调整的闭合环路 ,所以叫环。锁相环分模拟锁 相环和数字锁相 环两种。编辑本段2、用途锁相环最初用于改善电视接收机的行同步 和帧同步,以提高抗干扰能力。20世 纪50年代后期随着空间技术的发展,锁相 环用于对宇宙飞行目标的跟踪、 遥测和遥 控。60年代初随着数字通信系统的发展,锁相环应用愈广,例如为 相干解调提取参 考载波、建立位同步等。具有门限扩展能力的 调频信号锁相鉴频器也是在60年代初 发展起来的。在电子仪器方面,锁相环在频率合成器和相位计等仪器中起了重要 作用.锁相环技术目前的应用集中在以下三个方面:第一信号的调制和解调;第二 信 号的调频和解 调;第三信号频率合成电路。编辑本段3、工作原理3.1、分类锁相环可 以分为模拟锁相环和数字锁相环 。3.2、基本工 作原理压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生 的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差 的变化,则PLL IC的电压输出端的电压发生变 化,去控制VCO,直到相位差恢复 哒到锁 频的目的!能使受控振荡器的频率和相位均与输入信 号保持确定关系的闭环电子电 路。3.3、模拟锁 相环工作原理模拟锁相 环主要由相位参考提取电路、压控振荡 器、相位比较器、控制电路等组 成。压控 振荡器输出的是与需要频率很接 近的等幅信号,把它和由相 位参考提取电路 从信号中提取 的参考信号同时送入相位比较器 ,用比较形成的误差通 过控制电路使压 控振荡器的频 率向减小误差绝对值的方向连续 变化,实现锁相,从而达到同 步。3.4、数字锁 相环工作原理数字锁相环主要由相位参考提取电路、 晶体振荡器、分频器、相位比较器、脉冲 补抹门等组成 。分频器输出的信号频率与 所需频率十分接近,把它和 从信号中提取的 相位参考信号 同时送入相位比较器, 比较结果示出本地频率高了时就 通过补抹门抹掉 一个输入分频 器的脉冲,相当于本地振荡频率降低;相反,若示出本 地频率低了时就 在分频器输入 端的两个输入脉冲间插入一个脉 冲,相当于本地振荡频率上 升,从而达 到同步。编辑本段4、图书信息4.1、基本信息书 名 : 锁相环作 者: (美 )贝斯特岀版社:清华大学岀版社出版时间 :2007 年 04 月ISBN: 9787302128823开本: 16 开定价 : 39.00 元4.2、内容简介锁相环 :设计、仿真与应用 (第 5 版 )(翻译版 )第 1 章是简 短的引言,的介绍锁 相环领域情况 。第 2 章安排涉及混合信号锁相环的理 论,设计和混合信号 PLL 的应 用。讨论了不 同类型的鉴相器(线性的和数字 的),具有电荷泵输岀的鉴频 鉴相器、 环路滤波器 (无源和有源 )以及压控 振荡器。给岀了典型混合信号锁 相环的应用,例如 重定时和时钟 恢复,控制马达速度等。因为频率 综合器是 DPLL 数字锁相环最重要的应用之一, 所以单立第 3 章深入讨 论数字锁相环 频率综合器。因为相位抖动 和寄生边带是频率综合器最烦人 的现象,我 们给岀了不同 的解决这些问题的方法,即抗齿隙式电 路和高阶环路滤波器。此外,还 分析了整数 N 和分数 N 两类综合器并说 明后者可以非常快地捕获锁定 ,其特点是在 跳频(扩频 )应用中具有很大的好处; 最新一 代的移动电话中, 扩频技术将越来越重要 接着说明了简 单的频率综合器可以单环实现, 而高性能系统中必须使用多环 结构。因为在许 多综合器应用中必须采用高阶系 统(滤波器 ),第 4 章讨论了这样系统 的设计,例如高达五阶 的锁相环。在高阶环路的设计中,安排极点和 零点的位置会是 一项困难的工 作,利用作者开发的新方法,基于波特图,可以非常容 易地进行高阶环 路设计 。同时,利用作 者开发的程序(在 随书附有的 CDROM中)可以轻松实现系统。该程序可以自动设计和分 析高达五阶的锁相环路 。该主题在第 5 章讨论 ,其中还 包括了许多设 计例子。在综合一个锁相环 电路时,这个程序可以用于 模拟系统的动态 性能,即锁定和失锁过 程。为了研究锁相环在噪声情况下的 性能(这在实际中是一般 设定情况),用户可以添加任意水平的窄 带或宽带噪声。最终,程序 显示综合的锁相 环波特图和环 路滤波器电路图,包括元件值。第6章阐述全数字锁相环ADPLL的理论、设计和应用,这类PLL引入时间比前 面介绍的要晚 一些。这几种锁相环中, LPLL 与 DPLL 是连续时间系统,而 ADPLL 是 离散时间器件 ,所以,会表现出相对较大的波 纹(相位抖动)。因此, ADPLL 的应 用局限在可容忍波纹的情况下,如频移键控(FSK)解码器和类似设备。第7章描述 了 ADPLL 计算机辅助设计和仿真 ,使用前面讲述过的计 算机程序。因为近年来微控制器和 数字信号处理器 的速度显著提高,现在许多 PLL应用都 可以用软件实 现。第 8 章讨论了锁相环领域中软件和硬件折 中的考虑,描述了一些可 以实现软件PLL( SPLL)的软件算法。第 9 章综述通信 领域中 PLL 的应用。包括大多数重 要的数字调制方案 ,例如 BSK,QPSK,FSK以及QAM,并且描述了一些专用的PLL电路用于载波和符号 同步 (如, Costas 环,早迟门 ,积分和复位转移电路),以 及采取措施防止符号间干扰 (intersymbol interferenee , ISI),例如平方根升余弦滤波器。本章的其他主题中也说 明了在不增加 系统带宽的情况下,如何增加数 字通信的符号速率。第 10 章 列出了当前可以使用的 PLL 集成电 路,它们来自美国、欧洲和日本的制 造厂家,包括 简短的电路说明。列表中包括单 片上完整的 PLL 系统,锁相环的部 分 电路模块,如 鉴相器和 VCO 压控振 荡器,以及类似锁相环频率综合 器的复杂系统或 收音机、电视 机芯片;还包括单、双模预分频 器。最后,第11章说明使用常规实验室仪器,如示波器、信号发生器等,以及如何 测量锁相环的 参数。
展开阅读全文
相关资源
相关搜索

最新文档


当前位置:首页 > 办公文档 > 解决方案


copyright@ 2023-2025  zhuangpeitu.com 装配图网版权所有   联系电话:18123376007

备案号:ICP2024067431-1 川公网安备51140202000466号


本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。装配图网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知装配图网,我们立即给予删除!