经济学组合逻辑电路学习教案

会计学1经济学组合经济学组合(zh)逻辑电路逻辑电路第一页，共88页。2BA ICBAS BACBACIO ICBA 输出信号输出信号S、CO仅仅仅仅(jnjn)与输入信号有关系。与输入信号有关系。例如例如(lr)：ABCIIC)BA( )BAC)BA(I BA 第1页/共88页第二页，共88页。3真值表真值表卡诺图卡诺图ABCISCO0000000110010100110110010101011100111111 BCI A0001111000 010 01110 01 10 0 BCI A0001111000 001 10101 11 11 1SCO功能功能(gngnng)全加器全加器第2页/共88页第三页，共88页。4向量函数向量函数(hnsh)形式：形式： Y=F(A)a ,a ,a(fY)a ,a ,a(fY)a ,a ,a(fYnmmnn2121222111 组合逻辑组合逻辑(lu j)电路电路a1any1ym对于多输入多输出对于多输入多输出(shch)的逻辑函数的一般形式，如：的逻辑函数的一般形式，如：组合电路研究的内容：组合电路研究的内容：分析、设计分析、设计给定逻辑图给定逻辑图得到逻辑功能得到逻辑功能分析分析 给定逻辑功能给定逻辑功能画出画出 逻辑图逻辑图设计设计第3页/共88页第四页，共88页。54.2 组合组合(zh)逻辑电路的分析方法和设计方法逻辑电路的分析方法和设计方法 分析组合逻辑电路,一般是根据已知的逻辑电路,找出其逻辑函数表达式,或写出其真值表,从而了解其电路的逻辑功能 有时分析的目的(md)在于检验所设计的逻辑电路是否能实现预定的逻辑功能。分析过程一般分析过程一般(ybn)包含包含4个步骤：个步骤：组合逻辑电路的分析方法组合逻辑电路的分析方法电路电路电路的逻辑功能电路的逻辑功能(真值表真值表)第4页/共88页第五页，共88页。6例例1：分析下图的逻辑：分析下图的逻辑(lu j)功能。功能。 =1011F=A=0101F=B选通电路选通电路(dinl)M=1时，时，F=AM=0时，时，F=B)BM()MA(F BMMA AB二选一电路二选一电路(dinl)第5页/共88页第六页，共88页。7 分析组合逻辑电路分析组合逻辑电路(dinl)的一般步骤：的一般步骤：用文字或符号标出各个门的输入或输出。用文字或符号标出各个门的输入或输出。从输入端到输出端逐级写出输出函数对输入变量的逻辑函数表达式，也可由输出端向输入端逐级推导，最后得到以输入变量表示的输出逻辑函数表达式。从输入端到输出端逐级写出输出函数对输入变量的逻辑函数表达式，也可由输出端向输入端逐级推导，最后得到以输入变量表示的输出逻辑函数表达式。用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或列用逻辑代数或卡诺图化简或变换各逻辑函数表达式，或列 出真值表。出真值表。根据真值表或逻辑函数表达式确定电路根据真值表或逻辑函数表达式确定电路(dinl)的逻辑功能。的逻辑功能。第6页/共88页第七页，共88页。8例例2：试分析：试分析(fnx)如下图电路的逻辑功能。如下图电路的逻辑功能。 .写出逻辑写出逻辑(lu j)函数表达式函数表达式DBADCDBADCY)()(2)()()(ADCBDCCBDADCBDCCBDY1)()(BDCDBDCDY0第7页/共88页第八页，共88页。9.画出逻辑画出逻辑(lu j)真值表：真值表：总结逻辑功能：总结逻辑功能： 可以看出，当可以看出，当DCBA表示的二进表示的二进制数小于或等于制数小于或等于5时时Yo为为1，这个，这个二进制数大于二进制数大于5且小于且小于11时时Y1为为1，当这个二进制数大于或等于当这个二进制数大于或等于11时时Y2为为1。因此，这个逻辑电路可以用来判因此，这个逻辑电路可以用来判别别(pnbi)输入的输入的4位二进制数数位二进制数数值的范围。值的范围。DBADCY 2ADCBDCCBDY 1BDCDY 0第8页/共88页第九页，共88页。10、组合逻辑电路的设计方法：、组合逻辑电路的设计方法： 根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。设计步骤如下：电路。设计步骤如下：1.进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。首先分进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。首先分析所给实际逻辑问题的因果关系，将引起事件的原因定为输入变量，析所给实际逻辑问题的因果关系，将引起事件的原因定为输入变量，所产生的结果作为输出函数，然后定义逻辑状态的含义，再分别以所产生的结果作为输出函数，然后定义逻辑状态的含义，再分别以0和和1给以逻辑赋值，画出真值表。给以逻辑赋值，画出真值表。2.根据真值表可写出输出逻辑函数的根据真值表可写出输出逻辑函数的“与或与或”表达式。表达式。3.将输出逻辑函数表达式进行化简或变换。将输出逻辑函数表达式进行化简或变换。4.根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。5.选定选定(xun dn)器件（门、器件（门、PLD ）、版图工艺设计。）、版图工艺设计。 包括设计机箱、包括设计机箱、面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。面板、电源、显示电路、控制开关等等。最后还必须完成组装、测试。基本基本(jbn)步骤步骤公式公式(gngsh)法、图形法法、图形法第9页/共88页第十页，共88页。11ABCABCCABBCAY 例例1 1 ：设计：设计 三人表决三人表决(bioju)(bioju)电路，结果按电路，结果按“少数服从多数少数服从多数”的原则决定的原则决定（3）化简）化简:（2 2）由真值表写出逻辑）由真值表写出逻辑(lu j)(lu j)表达式表达式ABCY000001010011100101110111 BC A0001111000 001 10101 11 11 1YACBCABY解：（解：（1）列真值表：）列真值表：（4 4）画出逻辑图。）画出逻辑图。00010111第10页/共88页第十一页，共88页。12画出逻辑图画出逻辑图用与非门实现用与非门实现(shxin)：将表达式转换成与非将表达式转换成与非与非表达式与非表达式 ACBCABY )ACBCAB( )AC()BC()AB( 用与或非门实现用与或非门实现(shxin)： BC A0001111000 001 10101 11 11 1C ACBB AY )C ACBB A(Y 第11页/共88页第十二页，共88页。解：设红、绿、黄灯分别用解：设红、绿、黄灯分别用A、B、C表示，且灯亮为表示，且灯亮为1，灯灭为，灯灭为0。 结果结果(ji gu)用用Z表示，出故障表示，出故障Z=1，正常，正常Z=0。例例2：设计一个监视交通信号灯工作状态的电路。正常工作状态下，红、绿、黄灯必须：设计一个监视交通信号灯工作状态的电路。正常工作状态下，红、绿、黄灯必须(bx)有一盏、而且只允许有一盏灯点亮。有一盏、而且只允许有一盏灯点亮。ABCZ00010010010001111000101111011111真值表真值表 BC A0001111001 101 10101 11 11 1卡诺图卡诺图表达式表达式ACBCABCB AZ 逻辑图逻辑图第12页/共88页第十三页，共88页。)(ACBCABCBAZ 与非与非表达式与非与非表达式ACBCABCBAZ )()()()(ACBCABCBA 与或非表达式与或非表达式 BC A0001111001 101 10101 11 11 1CABBCACBAZ )(CABBCACBAZ ABCABC第13页/共88页第十四页，共88页。152个信号 用1位二进制信号进行编码(bin m)4个信号用2位二进制信号进行编码(bin m)8个信号用3位二进制信号进行编码(bin m)一般而言，N个不同的信号，至少需要n位二进制数编码(bin m)。N和n之间满足下列关系: 2nN 编码器、译码器、数据编码器、译码器、数据(shj)选择器、数值比较器、加法器等等选择器、数值比较器、加法器等等第14页/共88页第十五页，共88页。16N=2n n 位二进制普通位二进制普通(ptng)编码器编码器N=10 二二-十进制普通十进制普通(ptng)编码器编码器编码器编码器普通普通(ptng)编码器编码器优先优先(yuxin)编码器编码器任何时刻只允许输入一个编码信号任何时刻只允许输入一个编码信号任何时刻可输入多个编码信号，但编码器只对其中优先级别最高的信号进行编码。任何时刻可输入多个编码信号，但编码器只对其中优先级别最高的信号进行编码。N=2n n 位二进制优先编码器位二进制优先编码器N=10 二二-十进制优先编码器十进制优先编码器第15页/共88页第十六页，共88页。17可列出真值表：可列出真值表：I0I1I2I3Y1Y010000100001000010000001101010110011110011010101111001101111011110 00 11 01 1 I0I1I2I3Y0Y1编码器编码器第16页/共88页第十七页，共88页。18 I2I3I0I100011110001101011 100 I2I3I0I100011110001001111 100Y1=I2+I3Y0=I1+I3电路图：电路图：I0I1I2I3Y1Y010000100001000010 00 11 01 1I3I2I1Y0Y1I0第17页/共88页第十八页，共88页。19I0I1I2I3Y1Y01000000100010010100001110000.1111输入输入Y1Y0I000I101I210I311Y1=I2+I3Y1=I2+I3Y0=I1+I3Y0=I1+I3第18页/共88页第十九页，共88页。真值表：（输入真值表：（输入(shr)为高电平有效）为高电平有效）1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输输 入入编编 码码 输输 出出Y1Y0Y2I6I3I7I2I0I4I1I5I0I1I2I3Y0Y2编编码码器器I4I5I6I7Y1第19页/共88页第二十页，共88页。21Y2Y1Y0I0I1I2I3I4I5I6I776542IIIIY 76321IIIIY 75310IIIIY 表达式表达式电路图电路图0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1I3I2I1I6I5I4I7Y2Y0Y1第20页/共88页第二十一页，共88页。输入信号：输入信号：I3、I2、I1、I0优先级别优先级别(jbi)：高：高 低低输入信号高电平有效输入信号高电平有效可列出真值表：可列出真值表：I0I1I2I3Y1Y01101001000写出表达式写出表达式:232331IIIIIY 12312330IIIIIIIY 4线线-2线优先编码器：线优先编码器：1 11 00 10 0画出电路图：画出电路图：I3I2Y1I1Y0第21页/共88页第二十二页，共88页。I0I1I2I3Y1Y0111101010001100000输入输入(shr)信号低电平有效信号低电平有效输入输入(shr)信号高电平有效信号高电平有效I0I1 I2 I3 Y1 Y0 000010101110011111I3I2Y1I1Y0第22页/共88页第二十三页，共88页。248个输入个输入I0I7，3个输出个输出(shch)Y2、Y1、Y0，输入高电平有效。输入信号以，输入高电平有效。输入信号以I7的优先权最高，的优先权最高，I0的优先权最低。的优先权最低。4567IIII 245345671IIIIIIIIY 12463465670IIIIIIIIIIY 电路图：用与、或门实现电路图：用与、或门实现(shxin)（略（略）8线线3线优先线优先(yuxin)编码器编码器45675676772IIIIIIIIIIY 0 000 0000000问题问题第23页/共88页第二十四页，共88页。若输入若输入(shr)低电平有效低电平有效)(45672IIIIY )(245345671IIIIIIIIY )(12463465670IIIIIIIIIIY 电路图：电路图：用三个与或非门实现用三个与或非门实现(shxin)。1111111111176543210IIIIIIII012YYY第24页/共88页第二十五页，共88页。266421643567054234567145672)()()(SIIIIIIIIIIYSIIIIIIIIYSIIIIY )(245345671IIIIIIIIY )(12463465670IIIIIIIIIIY )(45672IIIIY 加选通信加选通信(tng xn)号号SS = 0时电路工作时电路工作S =1时电路不工作时电路不工作加选通输出端构成集成加选通输出端构成集成(j chn)8线线优先编码器线线优先编码器第25页/共88页第二十六页，共88页。集成集成(j chn)8线线优先编码器：线线优先编码器：74HC148S选通输入控制端：选通输入控制端：SY选通输出端：选通输出端：EXY扩展端：扩展端：附附加加输输出出信信号号第26页/共88页第二十七页，共88页。28)(SYYSEX SYEXYS选通输入选通输入(shr)(shr)控制端：控制端：选通输出选通输出(shch)端：端：扩展扩展(kuzhn)端：端：1 S0 S时，电路工作时，电路工作时，电路不工作时，电路不工作111012 YYY0 SY0 EXY时，电路工作，时，电路工作，有有编码信号输入。编码信号输入。扩展电路功能：扩展电路功能：G门、门、G门、门、G门组成控制电路。门组成控制电路。时，电路工作，但时，电路工作，但无无编码信号输入编码信号输入111012 YYY1 SY时电路不工作或电路工作且时电路不工作或电路工作且有有编码信号输入编码信号输入1 EXY时电路不工作或工作时电路不工作或工作无无编码信号输入。编码信号输入。第27页/共88页第二十八页，共88页。2974HC148的真值表：的真值表：不工作不工作(gngzu)工作工作(gngzu)、无编码无编码工工作作(gngzu)、有有编编码码012YYY76543210IIIIIIIISEXSYY第28页/共88页第二十九页，共88页。3074HC148集成电路集成电路(jchng-dinl)图图形符号形符号01234567IIIIIIII74LS148集成电路集成电路外引线外引线(ynxin)排排列列74LS1481 2 3 4 5 6 7 816 15 14 13 12 11 10 9GNDVCC127654YYSIIII00123YIIIIYYEXS第29页/共88页第三十页，共88页。31二十进制编码器：二十进制编码器：74LS147的功能表的功能表把把I1I9的十个状态分别编成十个的十个状态分别编成十个BCD码。其中码。其中(qzhng)I9的优先权最高，的优先权最高，I1的优先权最低。（的优先权最低。（I0隐藏）隐藏）I0编码编码0123YYYY987654321IIIIIIIII第30页/共88页第三十一页，共88页。32)(98642198643986598790IIIIIIIIIIIIIIIIIIIY )(98542985439869871IIIIIIIIIIIIIIIIY )(9849859869872IIIIIIIIIIIIY )(983IIY 逻辑逻辑(lu j)表达式：表达式：第31页/共88页第三十二页，共88页。33二十进制优先二十进制优先(yuxin)编码器编码器74LS147的逻辑图的逻辑图第32页/共88页第三十三页，共88页。34译码器（解码器）译码器（解码器） 译码器的逻辑译码器的逻辑(lu j)功能是将每个输入的二进制代码功能是将每个输入的二进制代码按其原意译成对应的输出高、低电平信号。译码是编码的按其原意译成对应的输出高、低电平信号。译码是编码的逆过程。逆过程。常用常用(chn yn)的译码器电的译码器电路路二进制译码器二进制译码器二二 十进制译码器十进制译码器显示显示(xinsh)译码器译码器一、二进制译码器：一、二进制译码器：2位二进制译码器位二进制译码器（2线线4线译码器）线译码器）A0A1Y0Y1译码器译码器Y2Y3第33页/共88页第三十四页，共88页。35A1A0Y3Y2Y1Y00000010100101001001110000010mAAY 1011mAAY 2012mAAY 3013mAAY iimY A1A0Y0Y1Y2Y3第34页/共88页第三十五页，共88页。36若用与非门实现若用与非门实现(shxin)，则输出为，则输出为)(0010mAAY )(1011mAAY )(2012mAAY )(3013mAAY iimY S=1时电路工作时电路工作(gngzu)S=0时电路不工作时电路不工作(gngzu)，输出，输出全全1。再加上控制再加上控制(kngzh)端端S，SA1A00Y1Y2Y3Y第35页/共88页第三十六页，共88页。37位二进制译码器（线线译码器）位二进制译码器（线线译码器）00120mAAAY 10121mAAAY 20122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70127mAAAYiimY 可以可以(ky)用用8个与门实现，也可以个与门实现，也可以(ky)用二极管与门阵列实用二极管与门阵列实现。现。输输 入入输输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000第36页/共88页第三十七页，共88页。38采用采用(ciyng)二极管与门阵列构成的位二进制译码器二极管与门阵列构成的位二进制译码器通常只在一些通常只在一些(yxi)大规模集成电路内部采用这种结构。大规模集成电路内部采用这种结构。Y=AB00120mAAAY 10121mAAAY 20122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70127mAAAY 第37页/共88页第三十八页，共88页。3900120mAAAY 10121mAAAY 20122mAAAY 30123mAAAY 40124mAAAY 50125mAAAY 60126mAAAY 70127mAAAY S=1时电路时电路(dinl)工作工作S=0时电路时电路(dinl)不工作不工作输出全输出全0。加控制加控制(kngzh)端端S，S第38页/共88页第三十九页，共88页。40集成集成(j chn)译码器实例：译码器实例：74HC138(与非门实现与非门实现)与非门实现与非门实现(shxin)低电平输出低电平输出附加附加(fji)控制端控制端时时0, 0, 1321 SSSS=1，电路工作，电路工作，其他时候其他时候S=0，电路不工作。，电路不工作。第39页/共88页第四十页，共88页。41输输 入入输输 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY第40页/共88页第四十一页，共88页。4274HC138集成电路集成电路(jchng-dinl)图形图形符号符号76543210YYYYYYYY74LS（HC）138集成电路集成电路(jchng-dinl)外引线排列外引线排列0Y 1S3S 2S 74LS1381 2 3 4 5 6 7 816 15 14 13 12 11 10 9GNDVCCA0A1A21Y 2Y 3Y 4Y 5Y 6Y 7Y 74HC138第41页/共88页第四十二页，共88页。43二、用译码器设计二、用译码器设计(shj)组合逻辑函数组合逻辑函数译码器的逻辑译码器的逻辑(lu j)功功能：能：iimY )(iimY 任何逻辑函数都可以展开成最小项之和的形任何逻辑函数都可以展开成最小项之和的形式，也可变化为与非与非表达式，而二进制译码器式，也可变化为与非与非表达式，而二进制译码器的输出端提供的输出端提供(tgng)了输入变量的全部最小项，所了输入变量的全部最小项，所以，我们可以利用以，我们可以利用n位二进制译码器和附加的门电位二进制译码器和附加的门电路将这些最小项适当的组合起来，产生任何形式的路将这些最小项适当的组合起来，产生任何形式的n变量组合逻辑函数。变量组合逻辑函数。第42页/共88页第四十三页，共88页。44例例1：试利用：试利用(lyng)3线线8线译码器线译码器产生一组多输出逻辑函数产生一组多输出逻辑函数 P187解：电路工作时，解：电路工作时，3线线8线译码器各线译码器各输出端的输出端的(dund)函数式为：函数式为：iimY 让让74HC138中的中的A2=A，A1=B，A0=C，则，则A2A1A0与与ABC的对应的对应(duyng)最小项相等。最小项相等。所以，（所以，（1）、）、 把逻辑函数变换成最小项之和的形式把逻辑函数变换成最小项之和的形式 （2）、把最小项之和的形式变换成与非与非表达式）、把最小项之和的形式变换成与非与非表达式 （3）、用）、用74HC138和与非门实现。和与非门实现。ABCCBBCAZCABBAZCBABCZCABBCAACZ4321第43页/共88页第四十四页，共88页。45ABCCBBCAZCABBAZCBABCZCABBCAACZ4321)(),()(),()(),()(),(74204532373126543174205327316543mmmmmZmmmmZmmmmZmmmmmZ将将Z1Z4化为最小项之和的形式化为最小项之和的形式(xngsh)：CBABCACBACABZ 1CBAABCBCAZ 2CBABCACBAZ 3ABCCBACBACBAZ 4经转换经转换(zhunhun)得：得：第44页/共88页第四十五页，共88页。46CBA电路图：电路图：74LS138A2A1A0S1S2S376543210YYYYYYYY10742045323731265431)()()()(mmmmZmmmZmmmZmmmmZ Z1Z4Z3Z2第45页/共88页第四十六页，共88页。47ACBCABZ 7653mmmmZ )(7653YYYYZ 解：解： 74LS138 74LS138的逻辑的逻辑(lu j)(lu j)功能：功能：A2=A，A1=B，A0=C，iimY A BC10 0Z74LS138S1 S2 S3 A2 A1 A001234567YYYYYYYY012012012012AAAAAAAAAAAA ABCABCCABBCA ABCZ0000010100111001011101111111000 0)(7653mmmm 真值表：真值表：功能：多数功能：多数(dush)表决电路。表决电路。 第46页/共88页第四十七页，共88页。48补充补充(bchng)(bchng)：半加器，全加器，全减器：半加器，全加器，全减器1 1 0 11 0 0 1+举例举例(j l)：A=1101, B=1001， 计算计算A+B。011010011加法运算的基本加法运算的基本(jbn)规则：规则：(1) 逢二进一。逢二进一。(2) 最低位是最低位两个数相加，不需考虑进位。最低位是最低位两个数相加，不需考虑进位。(3) 其余各位都是三个数相加，包括被加数、加数和低位来的进位。其余各位都是三个数相加，包括被加数、加数和低位来的进位。(4) 任何位相加都产生两个结果：本位和、向高位的进位。任何位相加都产生两个结果：本位和、向高位的进位。半加，用半加器实现半加，用半加器实现全加，用全加器实现全加，用全加器实现第47页/共88页第四十八页，共88页。49设：设：A-被加数被加数(ji sh)；B-加数加数(ji sh)；S-本位和；本位和；Co-进位。进位。真值表真值表:1.半加器：不考虑进位半加器：不考虑进位(jnwi)将两个一位二进制数将两个一位二进制数A和和B相加。相加。用与非门实现用与非门实现(shxin)()()(ABBAABBAABBAS用用5 5个与非门个与非门BBAAABBAABBAS)() (BABBAA)()(ABBABA)()(ABBABA用用4 4个与非门个与非门或者：或者：)( ABABC电路图（略）电路图（略）第48页/共88页第四十九页，共88页。50ABCISCO0000000110010100110110010101011100111111IIIIABCCABBCACBAS真值表真值表:IIIIOABCABCCABBCAC7421mmmm)(7421mmmm7653mmmm)(7653mmmm第49页/共88页第五十页，共88页。51CIBA74LS138A2A1A0S1S2S376543210YYYYYYYY10CO)(7421mmmmS)(7653mmmmCOS第50页/共88页第五十一页，共88页。52ABJISJO0000000111010110110110010101001100011111真值表真值表:设：设：A-被减数；被减数；B-减数；减数； JI-低位来的借位低位来的借位(ji wi)； S-本位差；本位差； Jo-向高位的借位向高位的借位(ji wi)。举例举例(j l)：A=1101, B=111， 计算计算A-B。1 1 0 11 1 1-001111表达式，电路图（略）表达式，电路图（略）第51页/共88页第五十二页，共88页。53三、二十进制译码器：将输入三、二十进制译码器：将输入BCD码的十个代码译成十个高、低电平输码的十个代码译成十个高、低电平输出出(shch)信号。（信号。（74HC42）9876543210YYYYYYYYYY第52页/共88页第五十三页，共88页。54)()()()()(01239012320123101230iimYAAAAYAAAAYAAAAYAAAAY 第53页/共88页第五十四页，共88页。55在数字系统中，常常需要将运算结果在数字系统中，常常需要将运算结果(ji gu)用人们习惯的十进制数字形式显示出来，这就要用到显示译码器。用人们习惯的十进制数字形式显示出来，这就要用到显示译码器。二二-十十进制编码进制编码显示译显示译码器码器显示显示器件器件常用的显示器件是常用的显示器件是七段字符显示器。七段字符显示器。第54页/共88页第五十五页，共88页。561七段字符七段字符(z f)显示器显示器七段字符七段字符(z f)显示器的工作原理：显示器的工作原理：a b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1bacdfgefabcdegDPCOMdcDPefCOMbag第55页/共88页第五十六页，共88页。57共阴极结构共阴极结构输入信号输入信号(xnho)为高电平时发光二极管亮。为高电平时发光二极管亮。共阳极结构共阳极结构输入输入(shr)信号为低电平时发光二极管亮。信号为低电平时发光二极管亮。COMa b c d efgDPa b c d efgDPCOM第56页/共88页第五十七页，共88页。582 2BCDBCD七段显示译码器七段显示译码器 以以74487448为例：七段显示译码器为例：七段显示译码器74487448是一种与共阴极是一种与共阴极(ynj)(ynj)数字显示器配合使用的集成译码器。数字显示器配合使用的集成译码器。fabcdegDPCOMdcDPefCOMbag七段显示译码器输入七段显示译码器输入4位二进制数，输出位二进制数，输出abcdefg七位，七位， abcdefg送给送给(sn i)共阴极数字显示器作为输入，使显示器显示相对应的数字。共阴极数字显示器作为输入，使显示器显示相对应的数字。第57页/共88页第五十八页，共88页。59bacdfge第58页/共88页第五十九页，共88页。60可以根据可以根据(gnj)真值表画出卡诺图，得到函数表达式，真值表画出卡诺图，得到函数表达式，画出电路图。画出电路图。 A1A0A3A200011110001 10 01 11 10101101101 100 0101100 0a的卡诺图的卡诺图可用与或非门实现可用与或非门实现(shxin)。02130123)(AAAAAAAAYa 第59页/共88页第六十页，共88页。61)()()()()()()(0121230112023012012012012012230120121302130123AAAAAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAYgfedcba第60页/共88页第六十一页，共88页。62几个功能几个功能(gngnng)扩展端扩展端灯灯测测试试输输入入: LT灭灭零零输输入入: RBI灭零输出灭零输出灭灯输入灭灯输入/: / RBOBIYa Yg全部置为全部置为1时时0 LT时灭灯时灭灯0000:00123 AAAAIRB灭灭（输输入入）时时，数数码码管管熄熄0 BI输输出出低低电电平平时时，ORB00123 AAAA0RBI第61页/共88页第六十二页，共88页。63第62页/共88页第六十三页，共88页。647448的逻辑的逻辑(lu j)功能：功能：（3）灭零。当）灭零。当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只有当时，只有当RBI =1时，时，才产生才产生0的七段显示码的七段显示码,如果此时输入如果此时输入RBI =0 ，则译码器的，则译码器的ag输出输出(shch)全全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端。称为灭零输入端。（2）试灯。当）试灯。当LT=0时，无论输入怎样，时，无论输入怎样，ag输出输出(shch)全全1，数码管七段全，数码管七段全亮。由此可以检测显示器七个发光段的好坏。亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端称为试灯输入端（1）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端可以作输入端，也可以作输出端 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输出均输出0，显，显示器全灭。因此示器全灭。因此BI称为称为灭灯输入端灭灯输入端。 作输出端使用时，受控于作输出端使用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输又称为灭零输出端。出端。（4）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的二的二进制码（进制码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。第63页/共88页第六十四页，共88页。6574 48与七段显示器件的连接与七段显示器件的连接(linji)：第64页/共88页第六十五页，共88页。66RBIRBO具有无效具有无效0消隐功能的多位数码显示消隐功能的多位数码显示(xinsh)系统系统; 如如00103.700RBORBORBIRBI0000001001小数部分：最低位是小数部分：最低位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为次低位的输入信号作为次低位的输入信号第65页/共88页第六十六页，共88页。67一、一、 数据数据(shj)选择器的工作原理选择器的工作原理数据选择数据选择(xunz)器器从多路输入数据中选择从多路输入数据中选择(xunz)一路作为输出。一路作为输出。数据选择器示意图数据选择器示意图常用的有常用的有4选选1数据选择器数据选择器和和8选选1数据选择器数据选择器。（74LS153, 74HC151,CC14539） (74LS151, 74HC151,74LS152,CC4512)Yn n位地址选择信号位地址选择信号D0数数据据输输出出D1D2n-1数数据据输输入入第66页/共88页第六十七页，共88页。68输入输入4个个D0,D1,D2,D3，输出，输出(shch)1个个Y，需要，需要2个数据选择控制个数据选择控制端端A1,A0根据要求，可列出真值表：（根据要求，可列出真值表：（S为控制端，为控制端，S=1时工作）时工作）也经常把也经常把A1A0叫作地址输入端叫作地址输入端简化简化SA1A0Y0 0100101110111SA1A0D3D2D1D0Y0100010011010101111001101111011110100101010D0D1D2D3SDAADAADAADAAY )(301010100121第67页/共88页第六十八页，共88页。69D0123DDD控控制制(kngzh)端端数数据据(shj)输输入入端端地地址址(dzh)输输入入端端SDAADAADAADAAY )(301010100121SA1A0Y第68页/共88页第六十九页，共88页。70双双4选选1数据数据(shj)选择器选择器74LS153第69页/共88页第七十页，共88页。71输出输出(shch)逻辑式可写成：逻辑式可写成：A1A0D0SYD1D2D31537421LS74LS153外引线外引线(ynxin)排列排列74LS153图形符号图形符号iiDYm 11301010110011)(SDAADAADAADAAY 121122301010120012)(SDAADAADAADAAY 2221CCCC第70页/共88页第七十一页，共88页。72SA2A1A0Y0 001000D01001D11010D21011D31100D41101D51110D61111D7S=1时时iiDYm 70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAY)()()()()()()()(第71页/共88页第七十二页，共88页。73D1D2D0D3SD4D5D6D7YYA2A0A1S第72页/共88页第七十三页，共88页。74D0D1D2D7D3D4D5D6A2A1A0Y74LS151S74LS151外引线外引线(ynxin)排列排列74LS151图形符号图形符号S=0时，时，S=1，逻辑，逻辑(lu j)表达式为：表达式为：70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY 第73页/共88页第七十四页，共88页。750YWDYSiim 时时的顺序的顺序按按012AAA外引线排列外引线排列(pili)和图和图形符号与形符号与 74LS151相相同同第74页/共88页第七十五页，共88页。76用一片双用一片双4选选1数据数据(shj)选择器选择器74HC153组成一个组成一个8选选1数据数据(shj)选择器。选择器。例例1：“4选选1”只有只有2位地址输入位地址输入(shr)“8选选1”的的8个数据需要个数据需要3位地址代码位地址代码位地址输入端位地址输入端作为第作为第利用利用3SA2=0A2=0时，时，S1=0S1=0，第一片工作，第一片工作(gngzu) S2=1(gngzu) S2=1，第二片不工作，第二片不工作(gngzu)(gngzu)。 A A2 2=1=1时，时，S S1 1=1=1，第一片不工作，第一片不工作 S S2 2=0=0，第二片工作。，第二片工作。 第75页/共88页第七十六页，共88页。77A3A2A1A0Y0000D00001D10010D20011D30100D40101D50110D60111D7A3A2A1A0Y1000D81001D91010D101011D111100D121101D131110D141111D15第76页/共88页第七十七页，共88页。78YY 74151(2)D01D2D3D4D5D6D7DS0A1A2A0D1DD2D34D5D6D7DS0A1AA2Y74151(1)YYD12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70Y 用两片用两片74HC151组成组成(z chn) “16选选1”数据选择器数据选择器第77页/共88页第七十八页，共88页。794选选1数据数据(shj)选择器选择器8选选1数据选择器数据选择器iiDYm 即数据选择器包含了数据控制端（地址输入端）的所有最小项，即数据选择器包含了数据控制端（地址输入端）的所有最小项，所以，所以，可以在数据选择器的输出端产生任何形式的可以在数据选择器的输出端产生任何形式的n变量、变量、n+1变量变量的逻辑函数。的逻辑函数。注意：注意：A2、A1、A0的排列顺序。的排列顺序。)()()()(013012011010AADAADAADAADY 70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY 第78页/共88页第七十九页，共88页。8033221100DmDmDmDm Z的表达式：的表达式：21mmZ 让让A1=A，A0=B，比较，比较(bjio)Y与与Z01103210 mmmm让让D0=0，D1=1，D2=1，D3=0， 则：则：Y=Z。画出电路图：画出电路图：解解:当当S=0时时,4选选1数选器的逻辑数选器的逻辑(lu j)函数式为函数式为: BABAZ ABZ101A1A0D0D1D2D3SY74153210)()()()(013012011010AADAADAADAADY BABAZ 第79页/共88页第八十页，共88页。81例例2: 试用试用(shyng)4选选1数据选择器实现交通信号灯监视电路数据选择器实现交通信号灯监视电路分析分析:用地址用地址(dzh)输入输入A1 、A0 实现两个输入变量实现两个输入变量A 、 G ，令，令 D0 D3为第三个变量为第三个变量R的适当状态（原变的适当状态（原变量，反变量，量，反变量，0，1），则），则Y=Z。 (1)式式 (2)式式 (3)式式将（将（1）式与（）式与（3）式对比）式对比(dub)：令：令 A1=A，A0=G， D0=R， D1=R，D2=R，D3=1 ，则，则Y=Z。画出电路图：。画出电路图：将（将（2）式变换成与（）式变换成与（1）式对应的形式）式对应的形式:解解:当当S=0时时,4选选1数选器的逻辑函数式为数选器的逻辑函数式为: RAGRAGGRAAGRGARZ )()()()(013012011010AADAADAADAADY AGRRRAGGRAGARZ)( )(1)()()(AGAGRGARGARZ 第80页/共88页第八十一页，共88页。82)(1)()()(AGAGRGARGARZ A1=A，A0=G， D0=R， D1=R，D2=R，D3=1第81页/共88页第八十二页，共88页。83例例3: 试用试用(shyng)8选选1数据选择器数据选择器74HC151实现逻辑函数实现逻辑函数RAGRAGGRAAGRGARZ 让让A2=R，A1=A，A0=G，变换，变换(binhun)Z表达式为：表达式为：11101001 RAGRAGGRAGRAAGRAGRGARGARZ两式比较两式比较(bjio)，让，让D0=D3=D5=D6=D7=1，D1=D2=D4=0 则则Y=Z解解:当当S=0时，时，8选选1数据选择器的逻辑函数式为数据选择器的逻辑函数式为: 70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY 第82页/共88页第八十三页，共88页。8401A2A1A0Y74HC151 SD0D1D2D7D3D4D5D6RAGZA2=R，A1=A，A0=GD0=D3=D5=D6=D7=1，D1=D2=D4=0 可见一片可见一片4选选1数选器能产生任何一种数选器能产生任何一种2变量、变量、3变量的逻辑变量的逻辑函数，一片函数，一片8选选1数据选择器能产生任何一种数据选择器能产生任何一种3变量、变量、4变量的逻辑变量的逻辑函数，函数，.，即具有，即具有n位地址输入位地址输入(shr)的数据选择器可以产生任的数据选择器可以产生任何一种输入何一种输入(shr)变量数不大于变量数不大于n+1的组合逻辑函数。的组合逻辑函数。第83页/共88页第八十四页，共88页。85BCAABCCBACBAZ = m0+m3+m5+m7BCAACCBAZ 例例4： 试用试用8选选1数据选择器数据选择器74HC151实现逻辑实现逻辑(lu j)函数：函数： P190-1917766554433221100DmDmDmDmDmDmDmDmY 让让A2=A，A1=B，A0=C，变换，变换(binhun)Z表达式为：表达式为：比较比较(bjio)，让，让D0=D3=D5=D7=1 D1=D2=D4=D6=0则则Y=ZZ1ABCD0D1D2D7D3D4D5D6A2A1A0Y74HC151S0解解:当当S=0时，时，8选选1数据选择器的逻辑函数式为数据选择器的逻辑函数式为: 第84页/共88页第八十五页，共88页。86P P190-191190-191第85页/共88页第八十六页，共88页。87例例5：分析下图所示电路，写出输出函数：分析下图所示电路，写出输出函数Z的逻辑函数式，总结的逻辑函数式，总结(zngji)其逻辑功能。其逻辑功能。7766554433221100DmDmDmDmDmDmDmDmY 由图知：由图知：Y=Z，A2=A，A1=B，A0=C解解:当当S=0时，时，8选选1数据数据(shj)选择器的逻辑函数式为选择器的逻辑函数式为: Y1ABCD0D1D2D7D3D4D5D6A2A1A0Y74HC151S0第86页/共88页第八十七页，共88页。88D0=D1=D2=D4=0 ， D3=D5=D6=D7=1代入代入8选选1数据选择器的逻辑数据选择器的逻辑(lu j)函数式，得：函数式，得：7653mmmmZ 写出其真值表：写出其真值表：总结逻辑功能：总结逻辑功能：这是一个多数表决这是一个多数表决(bioju)电路。电路。ABCABCCABBCA 012012012012AAAAAAAAAAAA ABCZ0000010100111001011101111111000 0第87页/共88页第八十八页，共88页。